賽靈思交付行業(yè)首個目標(biāo)設(shè)計(jì)平臺

 　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX) )今天宣布，致力于加速基于Virtex®-6 和 Spartan®-6 現(xiàn)場可編程門陣列 (FPGA) 片上系統(tǒng) (SoC) 解決方案開發(fā)的賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺隆重推出。這款基礎(chǔ)級目標(biāo)設(shè)計(jì)平臺在完全集成的評估套件中融合了ISE® 設(shè)計(jì)套件 11.2版本、擴(kuò)展的IP系列以及面向Virtex-6或Spartan-6 FPGA的預(yù)驗(yàn)證參考設(shè)計(jì)，可幫助設(shè)計(jì)團(tuán)隊(duì)大幅縮短開發(fā)時間，從而集中工程設(shè)計(jì)資源以提高產(chǎn)品差異化。

　　新型 Virtex-6 FPGA 與 Spartan-6 FPGA 評估套件是賽靈思 在2009 年內(nèi)將推出的一系列套件中的首批產(chǎn)品，旨在利用賽靈思推出的最新一代可編程技術(shù)簡化 SoC 的評估與開發(fā)。該套件開箱即用，為設(shè)計(jì)人員提供了設(shè)計(jì)所需的各種要素，不管是 FPGA 新手還是經(jīng)驗(yàn)豐富的FPGA老用戶，都能實(shí)現(xiàn)最佳性能、最低功耗、最高帶寬和最豐富特性的完美組合。此外，該基礎(chǔ)目標(biāo)設(shè)計(jì)平臺套件具有內(nèi)置可擴(kuò)展性和插入式擴(kuò)展性，為快速部署賽靈思面向連接、嵌入式和數(shù)字信號處理 (DSP) 等應(yīng)用的領(lǐng)域?qū)Ｓ闷脚_套件， 奠定了堅(jiān)實(shí)的基礎(chǔ)。

　　賽靈思基礎(chǔ)平臺

　　“賽靈思基礎(chǔ)平臺是一個完整的FPGA 開發(fā)環(huán)境，反映了傳統(tǒng)硬件設(shè)計(jì)人員的工作方式。該平臺使設(shè)計(jì)人員能立即獲得新型 Spartan-6 或 Virtex-6 FPGA 系列、工具、IP 及開發(fā)板，而且實(shí)現(xiàn)智能集成，大大提高他們的工作效率。”賽靈思全球營銷與業(yè)務(wù)發(fā)展高級副總裁 Vin Ratford 先生介紹說，“設(shè)計(jì)人員可利用通用 IP 和參考設(shè)計(jì)縮短設(shè)計(jì)時間，提高工作效率，這種優(yōu)勢顯然大大優(yōu)于傳統(tǒng)按需購買的設(shè)計(jì)方法。通過縮短開發(fā)應(yīng)用基礎(chǔ)設(shè)施所需的時間，設(shè)計(jì)人員得以把更多的時間用于下一代系統(tǒng)的創(chuàng)新，為他們的設(shè)計(jì)帶來更多的價值。”

　　賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺或基礎(chǔ)平臺旨在滿足邏輯和連接設(shè)計(jì)人員的需求，其評估套件涵蓋了幾乎所有系統(tǒng)設(shè)計(jì)所需的基本構(gòu)建模塊，可滿足多種不同市場和應(yīng)用需求?；A(chǔ)平臺中集成了預(yù)驗(yàn)證的關(guān)鍵系統(tǒng)功能，通過充分協(xié)同使用這些功能，設(shè)計(jì)人員可將傳統(tǒng)設(shè)計(jì)方法所需的開發(fā)時間縮短一半。參考設(shè)計(jì)可引導(dǎo)設(shè)計(jì)人員采用最佳實(shí)踐方法，把定制元素集成到基礎(chǔ)設(shè)計(jì)中，并實(shí)施諸如 DDR2 與 DDR3存儲器接口、高速串行 I/O 以及片上時鐘資源等各種高級特性。而開發(fā)板示意圖及布局文件則有助于進(jìn)一步優(yōu)化他們的設(shè)計(jì)工作。