如何在FPGA和ASIC設(shè)計中結(jié)合高速USB功能

　　SIE IP的主要功能是要執(zhí)行數(shù)據(jù)編碼和解碼，CRC生成和錯誤校驗，位填充，數(shù)據(jù)包ID生成，串到并以及并到串轉(zhuǎn)換。這個IP可以自己開發(fā)或者可以從第三方供應(yīng)商購買。FPGA也要執(zhí)行上層USB協(xié)議。外部要使用一個收發(fā)器IC,比如賽普拉斯的TX2UL收發(fā)器芯片。這款收發(fā)器是USB 2.0認證的符合收發(fā)器紅單元接口（UTMI）相關(guān)標準。所需的所有終端，包括Dplus 線上的1.5 K歐姆的上拉電阻，都是在芯片里內(nèi)置了。

　　該方法的優(yōu)點是所需外部硬件最少。使用這種方法的缺點是開發(fā)復(fù)雜的USB堆棧IP需要時間以及工程資源。SIE IP執(zhí)行，上層協(xié)議和應(yīng)用功能也占用了FPGA的大量資源。使用第三方的IP成本會很昂貴。

　　使用集成SIE和收發(fā)器芯片的USB橋

　　另一種把USB接口整合到FPGA設(shè)計的方式是連接一個外部串行接口引擎IC和收發(fā)器（見圖4）。

圖4. FPGA +橋芯片（SIE+ PHY）

　　在這里，F(xiàn)PGA只需要實現(xiàn)上層USB協(xié)議。任何從USB主設(shè)備收到的命令都會通過SIE傳遞到FPGA.FPGA需要包含邏輯來對這些命令進行恰當?shù)捻憫?yīng)。例如，在枚舉過程中，USB外設(shè)會

　　從主設(shè)備得到一個命令，請求它的描述符。在這個實現(xiàn)中，外部硬件，即收發(fā)器和SIE,會收到封包，并通過一個中斷通知FPGA命令已收到。FPGA就會在STE讀寄存器，并了解到外設(shè)已收到來自主設(shè)備的GET描述符命令。它會把正確的描述符發(fā)送給SIE.和使用外部收發(fā)器的SIE IC 不同，USB橋芯片如賽普拉斯的Mobl-USB芯片內(nèi)置了SIE以及收發(fā)器。該控制器有兩個雙緩高速端點，其共享2 KB FIFO空間，最大化了靈活度和吞吐量，還有控制端點0.

　　這種實現(xiàn)的最大好處是，減少了FPGA一半的復(fù)雜性（例如，信號級協(xié)議管理）。然而，即使在這種情況下，還要占用一定數(shù)量的FPGA資源來執(zhí)行上層USB協(xié)議。在這種情況下，需要做的決定是，要分析要分析所需外部硬件成本 vs. 節(jié)省的FPGA資源。

　　使用USB控制器與FPGA

圖5. USB控制器+ FPGA

　　最后一種方式是，連接全功能 USB控制器到FPGA（見圖5）。在這種情況下，所有的USB協(xié)議管理都會發(fā)生在FPGA以外。專門的USB控制器IC包含PHY,SIE,協(xié)議控制邏輯。

　　控制器可以提供靈活的端點可配置數(shù)量，F(xiàn)IFO大小，甚至可能包含一個微控制器來處理上層USB協(xié)議管理。這種外設(shè)控制器可以處理一些應(yīng)用功能，從而不再需要FPGA或ASIC處理這些事務(wù)。如果他們包含RAM架構(gòu)，開發(fā)人員還可以進行靈活的現(xiàn)場固件升級。

　　現(xiàn)在FPGA只需要掌握和這個芯片的邏輯接口。USB控制器和FPGA之間的接口可以是任何的標準接口，例如SPI,I2C,或HPI.還可能是自定義的接口，這在USB控制器IC中很普遍。

　　賽普拉斯的FX2LP 是專門的外設(shè)控制器芯片，其可以減少將USB集成到FPGA或ASIC系統(tǒng)的開發(fā)時間。它包含了一個簡單的"從FIFO"接口，使得和FPGA系統(tǒng)互聯(lián)很簡單。從FIFO接口功能具備從讀和從寫信號，可以讀或?qū)憯?shù)據(jù)到FX2LP 4 K FIFO空間。

　　對于與ASIC系統(tǒng)互聯(lián)，F(xiàn)X2LP包含一個GPIF或通用可編程接口邏輯接口，可以為ASIC處理或通訊的任何標準接口生成接口波形。GPIF還可以通過USB接口配置FPGA,這樣就不需要一個單獨的配置芯片，例如PROM或處理器。通過USB配置FPGA也不再需要JTAG.因此，通用的專用的USB控制器可以不僅僅作為一個數(shù)據(jù)通道，還可以減少線路板尺寸和成本。

　　這篇文章里提到的這三種設(shè)計方法都有自己的優(yōu)點和缺點。選擇時要進行仔細分析，要權(quán)衡成本，線路板空間，和FPGA資源。