新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 電控噴油霧化檢測的DSP和FPGA通信模塊設計

電控噴油霧化檢測的DSP和FPGA通信模塊設計

作者: 時間:2014-03-12 來源:網(wǎng)絡 收藏
鐘。不同的是RAM1中導入了初始存儲內容(./0517.hex)。
0517.hex中的部分內容如下:
:04000000C000002AD2
:040001000000004487
:040002000000006496
:040003000000008871
:04000400000C008048
:04000500000000D91E
:040006000000102F3
在QuartusII中用原理圖的形式創(chuàng)建數(shù)據(jù)傳輸模塊,如圖3所示。

本文引用地址:http://butianyuan.cn/article/241674.htm


主要的功能模塊:1)EMIF接口模塊,如圖4(a)所示,該功能模塊為中的雙口RAM進行數(shù)據(jù)傳輸提供地址和數(shù)據(jù)總線。2)高阻態(tài)功能模塊如圖4(b)所示,該模塊的主要功能是防止總線沖突。3)中斷功能模塊如圖4(c)所示,該功能模塊為時鐘中斷,負責雙口RAM讀和寫的時間控制。


本論文中應用CCStudi03.1集成開發(fā)環(huán)境并結合C語言編寫的數(shù)據(jù)傳輸?shù)拇a。編寫流程如圖5所示。

4 數(shù)據(jù)傳輸驗證

隨著FPGA設計任務復雜性的不斷提高,F(xiàn)PGA設計調試工作的難度也越來越大,在設計驗證中投入的時間和花費也會不斷增加。為了讓產(chǎn)品更快投入市場,設計者必須盡可能減少設計驗證時間,這就需要一套功能強大且容易使用的驗證工具。Ahera SignalTapⅡ邏輯分析儀可以用來對Altera FPGA內部信號狀態(tài)進行評估,幫助設計者很快發(fā)現(xiàn)設計中存在問題的原因。QuartusⅡ軟件中的SignalTapⅡ邏輯分析儀是非插入式的,可升級,易于操作。SignalTapⅡ邏輯分析儀允許設計者在設計中用探針的方式探查內部信號狀態(tài),幫助設計者調試FPGA設計。


在設計中嵌入SignalTapⅡ邏輯分析儀有兩種方法:第一種方法是建立一個SignalTapⅡ文件(.stp),然后定義STP文件的詳細內容;第二種方法是用MegaWizard Plug-InManager建立并配置STP文件,然后用MegaWizard實例化一個HDL輸出模塊。圖6給出用這兩種方法建立和使用SignalTapⅡ邏輯分析儀的過程。
用QuartusII提供的Signal Tap仿真獲取數(shù)據(jù),如圖7所示。


由SignalTap截獲的數(shù)據(jù)圖和RAM1中存儲的初始值對比可知,兩者之間的數(shù)值完全符合,由此可知DSP與FPGA的通信模塊能夠正常通信。

5 結論
文中設計了一種DSP和FFGA數(shù)據(jù)傳輸?shù)耐ㄐ拍K,通過Quartus II上完成了FPGA對數(shù)據(jù)采集系統(tǒng)的時序控制的設計,利用C語言編寫DSP與FPGA之間的通信控制代碼,應用Quartus II中的Signal Tap功能驗證了DSP與FPGA之間數(shù)據(jù)傳輸?shù)恼_性,證明該通信模塊能夠實驗快速測量和處理大量的數(shù)據(jù)的要求。

fpga相關文章:fpga是什么



上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉