Altera:低功耗是一種戰(zhàn)略優(yōu)勢(shì)
在生產(chǎn)工藝方面,Altera在很大程度上受益于和TSMC的合作。這種緊密的合作關(guān)系使Altera能夠在Cyclone III中充分發(fā)揮TSMC低功耗65nm工藝技術(shù)的優(yōu)勢(shì),和競(jìng)爭(zhēng)器件相比,大大降低了功耗。我們?cè)?5nm產(chǎn)品開發(fā)中也取得了很大進(jìn)步,將在2008年推出我們的首款45nm產(chǎn)品。
對(duì)Altera而言,低功耗是一種戰(zhàn)略優(yōu)勢(shì)。在高端FPGA領(lǐng)域,我們引入了可編程功耗技術(shù),這一技術(shù)使我們的Stratix III器件比前一代FPGA功耗低50%。可編程功耗技術(shù)是Stratix III FPGA所獨(dú)有的,在這種技術(shù)中,每一可編程邏輯陣列模塊(LAB)、數(shù)字信號(hào)處理(DSP)模塊以及存儲(chǔ)器模塊都可以根據(jù)設(shè)計(jì)要求工作在高速或者低功耗模式下。
在低成本FPGA中,我們推出了Cyclone III FPGA,它是業(yè)界首款也是唯一一款65nm低成本FPGA,采用了TSMC的LP (低功耗)工藝。Cyclone III器件功耗比競(jìng)爭(zhēng)FPGA低75%,邏輯單元(LE)容量達(dá)到5KB至120KB。
為滿足便攜式應(yīng)用市場(chǎng)的需求,我們推出了零功耗Max IIZ CPLD。MAX IIZ器件采用了創(chuàng)新的查找表(LUT)邏輯結(jié)構(gòu),同時(shí)實(shí)現(xiàn)了非易失和瞬時(shí)接通特性,打破了傳統(tǒng)宏單元CPLD在功耗、體積和成本上的局限。
對(duì)于寬帶的需求使得可編程邏輯成為DSP和嵌入式應(yīng)用的最佳選擇。利用Altera的NiosII嵌入式處理器,F(xiàn)PGA設(shè)計(jì)人員能夠迅速開發(fā)最適合的處理器系統(tǒng),其定制處理器內(nèi)核、外設(shè)、存儲(chǔ)器接口和定制硬件外設(shè)滿足了系統(tǒng)獨(dú)特的需求。市場(chǎng)研究公司Gartner最近將Nios II命名為最流行的FPGA軟核處理器。
在中國(guó),Altera的FPGA技術(shù)在很多應(yīng)用領(lǐng)域都受到了廣泛歡迎,包括通信、消費(fèi)類和醫(yī)療等。例如,在9月份,我們宣布StratixII高性能FPGA被清華大學(xué)用來(lái)開發(fā)中國(guó)最近通過(guò)的數(shù)字多媒體廣播地面(DTMB,也稱為DMB-TH)國(guó)家數(shù)字電視廣播標(biāo)準(zhǔn)。
評(píng)論