EDGE手機(jī)基帶處理設(shè)計(jì)的幾種實(shí)現(xiàn)方法評(píng)估

　　在無(wú)線(xiàn)市場(chǎng)上，EDGE協(xié)議已迅速為業(yè)者所接受，EDGE手機(jī)設(shè)計(jì)中支持多時(shí)隙傳輸、多種調(diào)制解調(diào)器/語(yǔ)音編譯碼器是基帶處理面臨的最大挑戰(zhàn)。如何以高性能價(jià)格比方式實(shí)現(xiàn)EDGE的基帶部分并占據(jù)最小的PCB面積最??？目前有幾種實(shí)現(xiàn)方法，本文將對(duì)這些方法的技術(shù)優(yōu)缺點(diǎn)和風(fēng)險(xiǎn)進(jìn)行評(píng)估，中國(guó)手機(jī)設(shè)計(jì)工程師和手機(jī)芯片設(shè)計(jì)工程師應(yīng)予以關(guān)注。

　　EDGE通常稱(chēng)為2.5G的規(guī)范，并且被人們看作向3G系統(tǒng)過(guò)渡的標(biāo)準(zhǔn)，諸如寬帶碼分多址(W-CDMA)。通過(guò)實(shí)現(xiàn)EDGE協(xié)議，目前北美的時(shí)分多址(TDMA)移動(dòng)通信系統(tǒng)和全球通(GSM)系統(tǒng)的開(kāi)發(fā)者可以設(shè)計(jì)具有384Kbps數(shù)據(jù)率的手機(jī)。這使得一個(gè)小小的手機(jī)同時(shí)滿(mǎn)足話(huà)音通信、因特網(wǎng)接入以及多媒體內(nèi)容的要求成為可能。開(kāi)發(fā)EDGE基帶手機(jī)的工程師們將會(huì)面對(duì)一系列設(shè)計(jì)上的挑戰(zhàn)。具體來(lái)說(shuō)，在開(kāi)發(fā)EDGE無(wú)線(xiàn)手機(jī)的基帶部分時(shí)，工程師要遇到很多難點(diǎn)和新的設(shè)計(jì)方法問(wèn)題。

　　目前的解決方案

　　為了詳細(xì)地評(píng)估EDGE無(wú)線(xiàn)手機(jī)設(shè)計(jì)的基帶結(jié)構(gòu)，首先研究一下當(dāng)前TDMA手機(jī)設(shè)計(jì)采用的基帶結(jié)構(gòu)至關(guān)重要。圖1中標(biāo)明的TDMA基帶部分可以分成七大塊。第一塊包括射頻(RF)到基帶的接口。從基站到移動(dòng)臺(tái)間的下行傳輸鏈路中，RF信號(hào)以最小奈奎斯特速率進(jìn)行數(shù)字化。在上行鏈路中，處理過(guò)程則相反，來(lái)自數(shù)字信號(hào)處理器(DSP)的數(shù)字化取樣信號(hào)被轉(zhuǎn)化為模擬信號(hào)。

　　第二塊包括配備ROM、RAM的DSP芯片，以及協(xié)處理器。在這些組件中，DSP是基帶模塊的核心，它執(zhí)行多種與協(xié)議物理層對(duì)應(yīng)的計(jì)算強(qiáng)度要求高的功能

　　為突出該DSP的重要性，在處理一個(gè)對(duì)MIPS要求高的數(shù)字信道(DTC)時(shí)，應(yīng)該對(duì)該組件的主要任務(wù)進(jìn)行檢測(cè)。在TDMA設(shè)計(jì)中，處理一個(gè)DTC接收時(shí)隙過(guò)程中，DSP首先進(jìn)行“粗同步”，以尋找該時(shí)隙中的SYNC字。這樣做是為了建立粗略的時(shí)間基準(zhǔn)、頻率誤差和自動(dòng)增益控制(AGC)的設(shè)置。接著處理器執(zhí)行“精確同步”，建立均衡器的定時(shí)標(biāo)志和初始信道系數(shù)。如果該信道傳輸有很大延遲，則采用一個(gè)微分檢波器或均衡器對(duì)P/4微積分相移鍵控(DQPSK)信號(hào)進(jìn)行解調(diào)。

　　該DSP接著將進(jìn)行數(shù)字確認(rèn)色標(biāo)編碼(DVCC)以及低速訪(fǎng)問(wèn)控制信道(SACCH)的序列解碼。DVCC是一個(gè)確認(rèn)收到正確的基站信號(hào)的參數(shù)。SACCH是在同一個(gè)時(shí)隙內(nèi)作為話(huà)音信號(hào)或快速訪(fǎng)問(wèn)控制信道(FACCH)發(fā)送的低速控制信息。然后，進(jìn)行話(huà)音/FACCH分離和解碼。這些功能與傳輸端完成的交織和信道編碼相對(duì)應(yīng)，表現(xiàn)為時(shí)間分散性和誤碼率(BER)。

　　DSP還進(jìn)行語(yǔ)音解碼、回波對(duì)消、語(yǔ)音編碼、SACCH信道編碼/交織、語(yǔ)音/FACCH編碼和交織，以及脈沖群格式化(burst formatting)。在脈沖群格式化階段，數(shù)據(jù)位和其它數(shù)據(jù)塊，如SYNC、SACCH和CDVCC將被格式化以便占據(jù)324位IS-136時(shí)隙中的正確位置。

　　在TDMA設(shè)計(jì)中，如果工程師們用一個(gè)協(xié)處理器進(jìn)行一部分信道解碼，他們可以把所需的5MIPS減少到大約2MIPS。此外，要注意一些較小運(yùn)算項(xiàng)也需要消耗額外的MIPS，因此一個(gè)第二代IS-136 DSP需要大約37MIPS的處理能力。

　　在基帶設(shè)計(jì)中，DSP由一個(gè)微處理器輔助工作，它被用來(lái)優(yōu)化決策導(dǎo)向碼(decision-directed code)并且感知、控制外部事件。此嵌入式處理器提供DSP的接口層、Layer2和Layer3協(xié)議，以及用戶(hù)接口軟件。IS-136需要的處理能力要求微處理器工作在10MHz左右。

　　其它各模塊簡(jiǎn)介

　　音頻接口是傳統(tǒng)TDMA基帶結(jié)構(gòu)的另一模塊。這個(gè)接口包括8kHz語(yǔ)音編碼、濾波器和放大器。音頻接口之后是功率管理模塊，它支持的主要功能有電池充電及監(jiān)控、全部基帶電路和RF的電壓調(diào)節(jié)器、開(kāi)機(jī)控制、LED驅(qū)動(dòng)器以及振蕩器。

　　TDMA蜂窩電話(huà)基帶部分的最后模塊專(zhuān)用于存儲(chǔ)。首先是快閃存儲(chǔ)模塊，存儲(chǔ)所有微處理器編碼。典型的IS-136手機(jī)需要16Mb快閃存儲(chǔ)空間，這取決于所支持的應(yīng)用軟件。然后是靜態(tài)存儲(chǔ)器(SRAM)模塊，用作緩存、寄存器和中間存儲(chǔ)器。該存儲(chǔ)模塊在TDMA手機(jī)設(shè)計(jì)中占2Mb空間。

　　目前基帶的集成功能大部分由三個(gè)集成芯片和若干分立元件實(shí)現(xiàn)。最主要的集成芯片實(shí)現(xiàn)方式有兩種：一種是所有模擬功能集中在一個(gè)芯片上，DSP和微處理器集成在另一個(gè)芯片上，存儲(chǔ)器件則在最后的集成芯片上(圖2)；另一種是射頻RF接口、音頻接口、DSP和微處理器都在一個(gè)芯片上，存儲(chǔ)模塊在第二塊芯片上，電源管理功能在最后一塊芯片上實(shí)現(xiàn)(圖3)。

　　這兩種實(shí)現(xiàn)方式各有其優(yōu)點(diǎn)和缺點(diǎn)。在第一種設(shè)計(jì)中，其主要的優(yōu)點(diǎn)是將模擬功能組合到一個(gè)單一芯片上，通過(guò)將所有的模擬功能捆綁在一起，容易應(yīng)用先進(jìn)的技術(shù)工藝。其缺點(diǎn)是要求DSP放在一個(gè)單獨(dú)的芯片上，因此，設(shè)計(jì)者需解決RF接口和DSP之間以及音頻接口和DSP之間的聯(lián)接線(xiàn)。這將占據(jù)PCB的布線(xiàn)空間、增加額外噪聲并在驅(qū)動(dòng)這些線(xiàn)上的電容時(shí)產(chǎn)生功率損耗。

　　在第一種實(shí)現(xiàn)中,功率管理功能也是一個(gè)問(wèn)題，其功率管理功能是和附加電路結(jié)合在同一個(gè)IC上的。這會(huì)引起封裝設(shè)計(jì)中的散熱處理問(wèn)題。最后一點(diǎn)，工作在IS-136子幀速率下的固定電壓調(diào)節(jié)器會(huì)在音頻電路中引起噪聲。

　　第二種設(shè)計(jì)同樣也有長(zhǎng)處和短處。好的方面，就是它能很好地將RF接口、DSP和音頻接口的連接做在同一芯片上。通過(guò)單一芯片上的這種功能組合，設(shè)計(jì)人員可以改善PCB的布線(xiàn)空間以及這些模塊間的信息傳遞。差的方面，就是模擬電路和數(shù)字電路合在同一芯片上。因此，實(shí)現(xiàn)該功能的芯片會(huì)存在布局和隔離問(wèn)題。而且，由于模擬電壓的變化落后于數(shù)字電壓，這種拓?fù)浣Y(jié)構(gòu)不利于工程師采用先進(jìn)的數(shù)字工藝。

　　按EDGE規(guī)范要求設(shè)計(jì)

　　回顧了當(dāng)前的蜂窩電話(huà)設(shè)計(jì)之后，我們就可對(duì)從當(dāng)前的TDMA設(shè)計(jì)向EDGE設(shè)計(jì)轉(zhuǎn)化的幾種方法進(jìn)行評(píng)估。我們不是直接談具體的設(shè)計(jì)細(xì)節(jié)，而是首先根據(jù)設(shè)計(jì)方法學(xué)進(jìn)行思考，然后過(guò)渡到算法、硬件和軟件方面，從而確保最優(yōu)的解決方案。

　　為提高數(shù)據(jù)速率，EDGE協(xié)議采用8PSK和多時(shí)隙傳輸技術(shù)。另外，為了得到移動(dòng)電話(huà)全球漫游時(shí)所需的載波，EDGE手機(jī)必須支持850MHz的AMPS、工作于850和1900MHz頻段的IS-136以及在900、1800、1900MHz頻段工作的GSM和EDGE。無(wú)線(xiàn)手機(jī)基帶部分必須支持FM、DQPSK和GMSK調(diào)制解調(diào)器以及IS-136、GSM和半速率語(yǔ)音編碼器。

　　對(duì)設(shè)計(jì)者而言，支持多時(shí)隙傳輸和多種調(diào)制解調(diào)器/語(yǔ)音編譯碼器是一個(gè)棘手的問(wèn)題。多時(shí)隙傳輸導(dǎo)致處理量增大。事實(shí)上，早期的評(píng)估認(rèn)為，EDGE電話(huà)將需要今天的2GIS-136產(chǎn)品2到5倍的處理能力，具體是多少取決于特定的運(yùn)算等級(jí)。隨著調(diào)制解調(diào)器和語(yǔ)音編碼器數(shù)量的增加，設(shè)計(jì)者面臨的挑戰(zhàn)是如何以高性能價(jià)格比方式實(shí)現(xiàn)EDGE的基帶部分，而且占據(jù)的PCB要最小。

　　盡管這些設(shè)計(jì)很困難，工程師們?nèi)栽谂μ剿饕蚤_(kāi)發(fā)EDGE移動(dòng)手機(jī)。在這些產(chǎn)品開(kāi)發(fā)的過(guò)程中，大概有三種EDGE設(shè)計(jì)開(kāi)發(fā)方法。每種方法都從系統(tǒng)設(shè)計(jì)和潛在風(fēng)險(xiǎn)兩個(gè)方面進(jìn)行探究。

　　方法之一

　　在方法一中，為保持可復(fù)用的優(yōu)勢(shì)，工程師們依然沿用開(kāi)發(fā)目前TDMA手機(jī)的方法。采用這種方法，可以使用同樣的硬件和軟件平臺(tái)。唯一的不同是要加強(qiáng)這些平臺(tái)以滿(mǎn)足EDGE的需要。

　　EDGE及其應(yīng)用將會(huì)影響圖1所示的大部分模塊，但是這里的討論只限于一些比較重要的模塊，我們從DSP MIPS的需求談起。

　　如前所述，EDGE設(shè)計(jì)必須支持多時(shí)隙容量來(lái)傳輸數(shù)據(jù)。因?yàn)樽畛醯腅DGE手機(jī)大約不會(huì)支持全雙工的傳輸，需要考慮高達(dá)12級(jí)的操作處理，這意味著總共需要5個(gè)時(shí)隙(4個(gè)接收時(shí)隙和1個(gè)發(fā)送時(shí)隙)。

　　為計(jì)算系統(tǒng)接收模式工作所需的MIPS數(shù)量，工程師們必須增加為同步、均衡和信道解碼所需的DSP MIPS。當(dāng)這些功能組合在一起時(shí)，接收模式下EDGE基帶結(jié)構(gòu)將需要15個(gè)DSP MIPS。

　　然而，這個(gè)計(jì)算并未考慮到用于8PSK的均衡器，否則由于其高速數(shù)據(jù)率情況會(huì)更復(fù)雜。同樣，將會(huì)有八種不同的信道編碼模式，它們可以根據(jù)信道質(zhì)量進(jìn)行切換。其結(jié)果是，一個(gè)時(shí)隙的DSP MIPS總數(shù)接近20MIPS，因而全部四個(gè)時(shí)隙需要80MIPS。

　　在發(fā)送端，所需的DSP MIPS量可以通過(guò)加上完成信道編碼和脈沖群格式化所需的MIPS計(jì)算出來(lái)，總量為1MIPS。

　　當(dāng)發(fā)送和接收MIPS的需求合并時(shí)，12級(jí)操作的MIPS總量為81MIPS(80MIPS用于接收，1MIPS用于發(fā)送)。加上額外的用于控制編碼的MIPS開(kāi)銷(xiāo)，設(shè)計(jì)者或許需要將近100MIPS。如果設(shè)計(jì)者選擇一個(gè)較低MIPS的DSP，他們將需要占用一部分處理能力，比如讓一個(gè)協(xié)處理器完成Viterbi解碼和均衡器的Viterbi部分的運(yùn)算工作。

　　額外需要

　　除了增加DSP的MIPS需求，方法一還需要擴(kuò)大存儲(chǔ)空間并提高微處理器的處理能力。這個(gè)問(wèn)題我們從ROM和RAM的需求談起。

　　在存儲(chǔ)器方面，一個(gè)IS 136調(diào)制解調(diào)器/語(yǔ)音編碼器合并需要20kw(kwords)的ROM空間。數(shù)字控制信道、AMP以及表格和系數(shù)還需要另外20kw。然而，在EDGE設(shè)計(jì)中，設(shè)計(jì)者必須再增加兩個(gè)調(diào)制解調(diào)器：GMSK和EDGE調(diào)制解調(diào)器以及語(yǔ)音編碼器(AMR)。因?yàn)?PSK調(diào)制解調(diào)器和AMR語(yǔ)音編碼器都非常復(fù)雜，設(shè)計(jì)者應(yīng)期望EDGE基帶設(shè)計(jì)總體上需要60到80kw的ROM空間。因此，方法一描述的EDGE基帶所需的總DSP ROM數(shù)為100到120kw。至于RAM的大小，設(shè)計(jì)者需要為EDGE系統(tǒng)的附加功能提供大約7kw的附加RAM。因此，總的DSP RAM需求量大約為14kw。

　　由于2.5G速率增大了數(shù)據(jù)處理量，控制軟件需要在所有不同的標(biāo)準(zhǔn)和操作模式下進(jìn)行切換，工程師需要運(yùn)用比IS-136速度快3到4倍的微處理器。因此，微處理器必須工作于30到40MHz。他們還需要另一個(gè)13MHz或其整數(shù)倍的系統(tǒng)時(shí)鐘以支持GSM手機(jī)的工作。

　　也必須增加快閃和靜態(tài)存儲(chǔ)器以便支持方法一。快閃存儲(chǔ)器必須從32Mb擴(kuò)大到64Mb以支持語(yǔ)音和數(shù)據(jù)存儲(chǔ)功能。另一方面，靜態(tài)存儲(chǔ)器要從4Mb增加到8Mb。兩種存儲(chǔ)器必須支持脈沖群模式和頁(yè)面模式，以保證與30到40MHz的微處理器時(shí)鐘同步。

　　方法之二

　　當(dāng)設(shè)計(jì)者從方法一前進(jìn)到方法二時(shí)，必須上升一個(gè)思維高度，重新考慮算法、硬件和軟件的劃分。在這種方式下，設(shè)計(jì)者必須依靠高級(jí)虛擬設(shè)計(jì)來(lái)考慮問(wèn)題。他們必須使用能夠通盤(pán)考慮系統(tǒng)需求并給出最優(yōu)劃分的建模工具。這些工具將完成RF、基帶和呼叫處理仿真，并且要提出EDGE系統(tǒng)的行為模型。這樣，設(shè)計(jì)者就可以得到軟、硬件的最好結(jié)合。硬件可以和ASIC、DSP以及LPGA(激光可編程門(mén)陣列)結(jié)合為一體，從而在芯片大小、運(yùn)行速度和靈活性方面實(shí)現(xiàn)最好的整體解決方案。ASIC和LPGA用于高速數(shù)據(jù)率任務(wù)，而DSP則完成低速率的、需要許多決策點(diǎn)的算法任務(wù)。

　　方法二為設(shè)計(jì)者帶來(lái)一些好處。它使設(shè)計(jì)者能夠建立定制的硬件以用于運(yùn)行許多并行的任務(wù)，其性能優(yōu)于DSP。典型情況下，DSP用大負(fù)荷的總線(xiàn)與存儲(chǔ)器和算術(shù)邏輯單元通信，該方法將消耗基帶結(jié)構(gòu)中的大量處理能力。而采用方法二，設(shè)計(jì)者可以擁有一個(gè)定制的數(shù)據(jù)路徑處理器，允許數(shù)據(jù)以最小的負(fù)荷從一個(gè)并行操作轉(zhuǎn)到另一個(gè)并行操作，而且沒(méi)有指令提取的開(kāi)銷(xiāo)。

　　將來(lái)，建模工具可能會(huì)升級(jí)到可以滿(mǎn)足系統(tǒng)要求，能夠方便地給出硬件和軟件的劃分及其實(shí)現(xiàn)、PCB布局與布線(xiàn)、機(jī)械封裝和電話(huà)形狀因子，甚至可開(kāi)列材料成本單。遺憾的是，擁有這樣功能的建模工具還要等上幾年的時(shí)間。

　　方法之三

　　要想采用方法三，工程師需要根據(jù)全新的方法和結(jié)構(gòu)進(jìn)行思考。方法二解決了尋找最佳軟、硬件結(jié)合的問(wèn)題。方法三除了這種優(yōu)化之外，工程師們必須努力尋找解決任何系統(tǒng)都存在的基本問(wèn)題，即硬件執(zhí)行速度快但不靈活，軟件運(yùn)行靈活但性能要打折扣。

　　該領(lǐng)域的研究目標(biāo)就是讓硬件和軟件一樣靈活，在運(yùn)行時(shí)能以納秒級(jí)的速度進(jìn)行變換。另外，硬件將隨時(shí)被優(yōu)化以適應(yīng)其上運(yùn)行的特定軟件，減少功率損耗、PCB空間，并建立一個(gè)適應(yīng)多種應(yīng)用的平臺(tái)。這是一項(xiàng)全新的技術(shù)，我們可以為它起個(gè)名，比如可重構(gòu)邏輯(RL)和自適應(yīng)邏輯。

　　方法三由大量的帶有可編程連接和分布式存儲(chǔ)器的可編程邏輯模塊組成，再加上一個(gè)運(yùn)行RTOS的微處理器，它可在特定的時(shí)刻給出特定的硬件結(jié)構(gòu)。其結(jié)構(gòu)可以在微觀或宏觀上進(jìn)行調(diào)整。微觀調(diào)整包括產(chǎn)生連續(xù)不同的硬件，使其無(wú)論為均衡、信道解碼，還是在接收時(shí)隙特定時(shí)刻的語(yǔ)音解碼都要優(yōu)化。宏觀調(diào)整則意味著硬件可被手機(jī)經(jīng)銷(xiāo)商或是運(yùn)營(yíng)商重新組裝，把IS-136電話(huà)改成GSM電話(huà)甚至EDGE電話(huà)，或改裝后以最時(shí)尚的方式運(yùn)行不同的應(yīng)用軟件。

　　風(fēng)險(xiǎn)評(píng)估和結(jié)論

　　隨著工程師開(kāi)始采用新方法進(jìn)行EDGE設(shè)計(jì)，評(píng)估其相關(guān)的設(shè)計(jì)風(fēng)險(xiǎn)非常重要。只有這樣，他們才能為其應(yīng)用選擇最好的設(shè)計(jì)方法。

　　方法一的風(fēng)險(xiǎn)最小。因?yàn)橛布推脚_(tái)沒(méi)有改變，工程師知道他們所面臨的挑戰(zhàn)和設(shè)計(jì)問(wèn)題。另外，這種方法產(chǎn)生的基帶結(jié)構(gòu)對(duì)大批量生產(chǎn)工藝是成熟和友好的。

　　當(dāng)設(shè)計(jì)者從方法一轉(zhuǎn)到方法二，風(fēng)險(xiǎn)開(kāi)始增大。在方法二中，基本平臺(tái)有所改變，迫使設(shè)計(jì)者研究和實(shí)現(xiàn)新的設(shè)計(jì)方法，并且會(huì)遇到可能的制造問(wèn)題。另外，方法二采用的建模工具還遠(yuǎn)未達(dá)到成熟或完美。到目前為止，工程師采用方法三將面臨最大的風(fēng)險(xiǎn)。DSP和ASIC界花了將近20年的時(shí)間才發(fā)展到今天的成熟水平。而且，有大量的固件和軟件公司支持業(yè)界主導(dǎo)的DSP商。RL市場(chǎng)是一個(gè)新興工業(yè)，它擁有年輕的從業(yè)人員和新技術(shù)。因此在轉(zhuǎn)到方法三以前，工程師們必須考慮該技術(shù)的成熟性和穩(wěn)定性，以及開(kāi)發(fā)這些技術(shù)公司的生產(chǎn)能力。

　　, N>

　　方法之一

　　在方法一中，為保持可復(fù)用的優(yōu)勢(shì)，工程師們依然沿用開(kāi)發(fā)目前TDMA手機(jī)的方法。采用這種方法，可以使用同樣的硬件和軟件平臺(tái)。唯一的不同是要加強(qiáng)這些平臺(tái)以滿(mǎn)足EDGE的需要。

　　EDGE及其應(yīng)用將會(huì)影響圖1所示的大部分模塊，但是這里的討論只限于一些比較重要的模塊，我們從DSP MIPS的需求談起。

　　如前所述，EDGE設(shè)計(jì)必須支持多時(shí)隙容量來(lái)傳輸數(shù)據(jù)。因?yàn)樽畛醯腅DGE手機(jī)大約不會(huì)支持全雙工的傳輸，需要考慮高達(dá)12級(jí)的操作處理，這意味著總共需要5個(gè)時(shí)隙(4個(gè)接收時(shí)隙和1個(gè)發(fā)送時(shí)隙)。

　　為計(jì)算系統(tǒng)接收模式工作所需的MIPS數(shù)量，工程師們必須增加為同步、均衡和信道解碼所需的DSP MIPS。當(dāng)這些功能組合在一起時(shí)，接收模式下EDGE基帶結(jié)構(gòu)將需要15個(gè)DSP MIPS。

　　然而，這個(gè)計(jì)算并未考慮到用于8PSK的均衡器，否則由于其高速數(shù)據(jù)率情況會(huì)更復(fù)雜。同樣，將會(huì)有八種不同的信道編碼模式，它們可以根據(jù)信道質(zhì)量進(jìn)行切換。其結(jié)果是，一個(gè)時(shí)隙的DSP MIPS總數(shù)接近20MIPS，因而全部四個(gè)時(shí)隙需要80MIPS。

　　在發(fā)送端，所需的DSP MIPS量可以通過(guò)加上完成信道編碼和脈沖群格式化所需的MIPS計(jì)算出來(lái)，總量為1MIPS。

　　當(dāng)發(fā)送和接收MIPS的需求合并時(shí)，12級(jí)操作的MIPS總量為81MIPS(80MIPS用于接收，1MIPS用于發(fā)送)。加上額外的用于控制編碼的MIPS開(kāi)銷(xiāo)，設(shè)計(jì)者或許需要將近100MIPS。如果設(shè)計(jì)者選擇一個(gè)較低MIPS的DSP，他們將需要占用一部分處理能力，比如讓一個(gè)協(xié)處理器完成Viterbi解碼和均衡器的Viterbi部分的運(yùn)算工作。

　　額外需要

　　除了增加DSP的MIPS需求，方法一還需要擴(kuò)大存儲(chǔ)空間并提高微處理器的處理能力。這個(gè)問(wèn)題我們從ROM和RAM的需求談起。

　　在存儲(chǔ)器方面，一個(gè)IS 136調(diào)制解調(diào)器/語(yǔ)音編碼器合并需要20kw(kwords)的ROM空間。數(shù)字控制信道、AMP以及表格和系數(shù)還需要另外20kw。然而，在EDGE設(shè)計(jì)中，設(shè)計(jì)者必須再增加兩個(gè)調(diào)制解調(diào)器：GMSK和EDGE調(diào)制解調(diào)器以及語(yǔ)音編碼器(AMR)。因?yàn)?PSK調(diào)制解調(diào)器和AMR語(yǔ)音編碼器都非常復(fù)雜，設(shè)計(jì)者應(yīng)期望EDGE基帶設(shè)計(jì)總體上需要60到80kw的ROM空間。因此，方法一描述的EDGE基帶所需的總DSP ROM數(shù)為100到120kw。至于RAM的大小，設(shè)計(jì)者需要為EDGE系統(tǒng)的附加功能提供大約7kw的附加RAM。因此，總的DSP RAM需求量大約為14kw。

　　由于2.5G速率增大了數(shù)據(jù)處理量，控制軟件需要在所有不同的標(biāo)準(zhǔn)和操作模式下進(jìn)行切換，工程師需要運(yùn)用比IS-136速度快3到4倍的微處理器。因此，微處理器必須工作于30到40MHz。他們還需要另一個(gè)13MHz或其整數(shù)倍的系統(tǒng)時(shí)鐘以支持GSM手機(jī)的工作。

　　也必須增加快閃和靜態(tài)存儲(chǔ)器以便支持方法一?？扉W存儲(chǔ)器必須從32Mb擴(kuò)大到64Mb以支持語(yǔ)音和數(shù)據(jù)存儲(chǔ)功能。另一方面，靜態(tài)存儲(chǔ)器要從4Mb增加到8Mb。兩種存儲(chǔ)器必須支持脈沖群模式和頁(yè)面模式，以保證與30到40MHz的微處理器時(shí)鐘同步。

　　方法之二

　　當(dāng)設(shè)計(jì)者從方法一前進(jìn)到方法二時(shí)，必須上升一個(gè)思維高度，重新考慮算法、硬件和軟件的劃分。在這種方式下，設(shè)計(jì)者必須依靠高級(jí)虛擬設(shè)計(jì)來(lái)考慮問(wèn)題。他們必須使用能夠通盤(pán)考慮系統(tǒng)需求并給出最優(yōu)劃分的建模工具。這些工具將完成RF、基帶和呼叫處理仿真，并且要提出EDGE系統(tǒng)的行為模型。這樣，設(shè)計(jì)者就可以得到軟、硬件的最好結(jié)合。硬件可以和ASIC、DSP以及LPGA(激光可編程門(mén)陣列)結(jié)合為一體，從而在芯片大小、運(yùn)行速度和靈活性方面實(shí)現(xiàn)最好的整體解決方案。ASIC和LPGA用于高速數(shù)據(jù)率任務(wù)，而DSP則完成低速率的、需要許多決策點(diǎn)的算法任務(wù)。

　　方法二為設(shè)計(jì)者帶來(lái)一些好處。它使設(shè)計(jì)者能夠建立定制的硬件以用于運(yùn)行許多并行的任務(wù)，其性能優(yōu)于DSP。典型情況下，DSP用大負(fù)荷的總線(xiàn)與存儲(chǔ)器和算術(shù)邏輯單元通信，該方法將消耗基帶結(jié)構(gòu)中的大量處理能力。而采用方法二，設(shè)計(jì)者可以擁有一個(gè)定制的數(shù)據(jù)路徑處理器，允許數(shù)據(jù)以最小的負(fù)荷從一個(gè)并行操作轉(zhuǎn)到另一個(gè)并行操作，而且沒(méi)有指令提取的開(kāi)銷(xiāo)。

　　將來(lái)，建模工具可能會(huì)升級(jí)到可以滿(mǎn)足系統(tǒng)要求，能夠方便地給出硬件和軟件的劃分及其實(shí)現(xiàn)、PCB布局與布線(xiàn)、機(jī)械封裝和電話(huà)形狀因子，甚至可開(kāi)列材料成本單。遺憾的是，擁有這樣功能的建模工具還要等上幾年的時(shí)間。

　　方法之三

　　要想采用方法三，工程師需要根據(jù)全新的方法和結(jié)構(gòu)進(jìn)行思考。方法二解決了尋找最佳軟、硬件結(jié)合的問(wèn)題。方法三除了這種優(yōu)化之外，工程師們必須努力尋找解決任何系統(tǒng)都存在的基本問(wèn)題，即硬件執(zhí)行速度快但不靈活，軟件運(yùn)行靈活但性能要打折扣。

　　該領(lǐng)域的研究目標(biāo)就是讓硬件和軟件一樣靈活，在運(yùn)行時(shí)能以納秒級(jí)的速度進(jìn)行變換。另外，硬件將隨時(shí)被優(yōu)化以適應(yīng)其上運(yùn)行的特定軟件，減少功率損耗、PCB空間，并建立一個(gè)適應(yīng)多種應(yīng)用的平臺(tái)。這是一項(xiàng)全新的技術(shù)，我們可以為它起個(gè)名，比如可重構(gòu)邏輯(RL)和自適應(yīng)邏輯。

　　方法三由大量的帶有可編程連接和分布式存儲(chǔ)器的可編程邏輯模塊組成，再加上一個(gè)運(yùn)行RTOS的微處理器，它可在特定的時(shí)刻給出特定的硬件結(jié)構(gòu)。其結(jié)構(gòu)可以在微觀或宏觀上進(jìn)行調(diào)整。微觀調(diào)整包括產(chǎn)生連續(xù)不同的硬件，使其無(wú)論為均衡、信道解碼，還是在接收時(shí)隙特定時(shí)刻的語(yǔ)音解碼都要優(yōu)化。宏觀調(diào)整則意味著硬件可被手機(jī)經(jīng)銷(xiāo)商或是運(yùn)營(yíng)商重新組裝，把IS-136電話(huà)改成GSM電話(huà)甚至EDGE電話(huà)，或改裝后以最時(shí)尚的方式運(yùn)行不同的應(yīng)用軟件。

　　風(fēng)險(xiǎn)評(píng)估和結(jié)論

　　隨著工程師開(kāi)始采用新方法進(jìn)行EDGE設(shè)計(jì)，評(píng)估其相關(guān)的設(shè)計(jì)風(fēng)險(xiǎn)非常重要。只有這樣，他們才能為其應(yīng)用選擇最好的設(shè)計(jì)方法。

　　方法一的風(fēng)險(xiǎn)最小。因?yàn)橛布推脚_(tái)沒(méi)有改變，工程師知道他們所面臨的挑戰(zhàn)和設(shè)計(jì)問(wèn)題。另外，這種方法產(chǎn)生的基帶結(jié)構(gòu)對(duì)大批量生產(chǎn)工藝是成熟和友好的。

　　當(dāng)設(shè)計(jì)者從方法一轉(zhuǎn)到方法二，風(fēng)險(xiǎn)開(kāi)始增大。在方法二中，基本平臺(tái)有所改變，迫使設(shè)計(jì)者研究和實(shí)現(xiàn)新的設(shè)計(jì)方法，并且會(huì)遇到可能的制造問(wèn)題。另外，方法二采用的建模工具還遠(yuǎn)未達(dá)到成熟或完美。到目前為止，工程師采用方法三將面臨最大的風(fēng)險(xiǎn)。DSP和ASIC界花了將近20年的時(shí)間才發(fā)展到今天的成熟水平。而且，有大量的固件和軟件公司支持業(yè)界主導(dǎo)的DSP商。RL市場(chǎng)是一個(gè)新興工業(yè)，它擁有年輕的從業(yè)人員和新技術(shù)。因此在轉(zhuǎn)到方法三以前，工程師們必須考慮該技術(shù)的成熟性和穩(wěn)定性，以及開(kāi)發(fā)這些技術(shù)公司的生產(chǎn)能力。