激光微加工系統(tǒng)及基于DSP+FPGA的控制單元設(shè)計(jì)

2.2 下位機(jī)硬件系統(tǒng)

下位機(jī)硬件系統(tǒng)是以DSP和FPGA為核心的控制單元。為了減少通信的數(shù)據(jù)量，上位機(jī)軟件平臺(tái)僅僅完成對(duì)圖形的簡(jiǎn)單解析，大量的數(shù)據(jù)處理工作由DSP 來(lái)完成，通過(guò)對(duì)圖形數(shù)據(jù)和加工參數(shù)的接收處理，生成X/Y方向的速度、方向、加工時(shí)間(對(duì)應(yīng)直線段的長(zhǎng)度)和激光的參數(shù)。FPGA用來(lái)實(shí)現(xiàn)對(duì)運(yùn)動(dòng)平臺(tái)的控制。圖3為硬件系統(tǒng)的原理框圖。

DSP采用TI公司的TMS320VC5501定點(diǎn)型處理器。該芯片主頻最高為300 MHz，存儲(chǔ)空間為16 KB，支持SDRAM的接口和低內(nèi)核電壓，內(nèi)部集成2個(gè)乘法器，每個(gè)乘法器在單周期可執(zhí)行17位的乘法運(yùn)算，滿足微加工系統(tǒng)對(duì)數(shù)據(jù)處理方面的要求。DSP 實(shí)現(xiàn)的主要工作：與上位機(jī)通信；對(duì)圖形數(shù)據(jù)進(jìn)行存儲(chǔ)與讀取；對(duì)圖形數(shù)據(jù)進(jìn)行計(jì)算處理，生成符合FPGA工作的加工數(shù)據(jù)格式；把加工數(shù)據(jù)存儲(chǔ)到FPGA加工數(shù)據(jù)區(qū)。

SDRAM用來(lái)存儲(chǔ)上位機(jī)發(fā)送來(lái)的動(dòng)態(tài)圖形數(shù)據(jù)。當(dāng)開(kāi)始加工時(shí)，DSP從SDRAM中讀取圖形數(shù)據(jù)，按照步進(jìn)電機(jī)的控制算法，對(duì)每一條直線段進(jìn)行處理。同時(shí)通過(guò)RS232串口改變激光的工作模式、能量和脈沖重復(fù)率等參數(shù)，并控制激光器的出光。FLASH存儲(chǔ)器用來(lái)存放DSP程序，每次上電后，程序自動(dòng)由FLASH加載到DSP內(nèi)存。CPLD作為DSP的橋路來(lái)連接其他器件。

FPGA采用Altera公司的Cyclone系列器件EP1C6T144。EP1C6系列FPGA擁有5 980個(gè)邏輯單元和20個(gè)M4K RAM塊，總計(jì)92 160 bit的內(nèi)置RAM。利用FPGA的高速同步處理特點(diǎn)，實(shí)現(xiàn)對(duì)多維運(yùn)動(dòng)的控制。使用Verilog HDL語(yǔ)言，在Quartus Ⅱ環(huán)境下編寫完成。在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了多軸完全相同但彼此相互獨(dú)立的操作模塊，又集成了多軸聯(lián)動(dòng)的處理機(jī)制。根據(jù)DSP計(jì)算出來(lái)的單條直線段的 X/Y速度，輸出對(duì)應(yīng)頻率的方波信號(hào)控制步進(jìn)電機(jī)的運(yùn)動(dòng)。加工時(shí)間作為定時(shí)器參數(shù)控制所加工直線段的長(zhǎng)度，在定時(shí)到達(dá)后，無(wú)延遲地切換到下條直線段的執(zhí)行。為了避免等待數(shù)據(jù)造成的加工停頓，F(xiàn)PGA加工模塊采用了雙存儲(chǔ)器交替加工的結(jié)構(gòu)，即在FPGA內(nèi)部有2個(gè)完整的存儲(chǔ)單元，每個(gè)存儲(chǔ)單元包括4個(gè)存儲(chǔ)區(qū)：X軸的速度、Y軸的速度、直線段加工時(shí)間和激光器的參數(shù)。每個(gè)存儲(chǔ)區(qū)最多可以保存128條加工數(shù)據(jù)。當(dāng)FPGA執(zhí)行其中一個(gè)存儲(chǔ)單元的加工數(shù)據(jù)時(shí)，DSP可以計(jì)算并把加工數(shù)據(jù)寫入另一存儲(chǔ)單元，如圖4所示。

為了防止從步進(jìn)電機(jī)驅(qū)動(dòng)器引入干擾信號(hào)到FPGA，在FPGA輸出到電機(jī)驅(qū)動(dòng)器的每路信號(hào)上都采用了光電隔離器。此外，為了提高系統(tǒng)精度，有很多輔助設(shè)置應(yīng)用于系統(tǒng)中，這些信號(hào)都接入到FPGA，由FPGA進(jìn)行監(jiān)控。如采用輔助氣體提高加工效果，通過(guò)限位開(kāi)關(guān)進(jìn)行運(yùn)動(dòng)保護(hù)等。

2.3 數(shù)據(jù)算法及誤差處理

加工圖形包括了直線、圓、圓弧和其他曲線。按照加工精度要求，在上位機(jī)軟件中把圓等曲線分解為一系列首尾相連的矢量，即全部按照直線段進(jìn)行加工。在直線的加工過(guò)程中，根據(jù)步進(jìn)電機(jī)的特性，靜止?fàn)顟B(tài)時(shí)有靜摩擦。為了克服靜阻力，使電機(jī)平穩(wěn)運(yùn)轉(zhuǎn)，在對(duì)電機(jī)的控制上，必須有加減速區(qū)的設(shè)置，實(shí)現(xiàn)“S”型的步進(jìn)電機(jī)控制曲線(如圖5所示)，從而避免了因?yàn)槠鹚倩驕p速過(guò)快造成的振動(dòng)，使步進(jìn)電機(jī)產(chǎn)生丟步的現(xiàn)象。加工時(shí)電機(jī)將按給定的速度逐級(jí)變化，V1是步進(jìn)電機(jī)能平穩(wěn)啟動(dòng)的速度，V是設(shè)置的圖形加工速度?？梢?jiàn)，加減速區(qū)就是用多段幅值較小的速度變化替代一次較大的速度變化。對(duì)速度的細(xì)分可以采用列表的方式，DSP在進(jìn)行輸出處理時(shí)，將根據(jù)直線段的長(zhǎng)短和要求的加工速度，計(jì)算得出加減速區(qū)的級(jí)數(shù)。系統(tǒng)采用FPGA定時(shí)的方式對(duì)加工的長(zhǎng)度進(jìn)行控制，故本系統(tǒng)采用固定每級(jí)的加工時(shí)間TC來(lái)進(jìn)行加減速區(qū)的處理。

按照上面的算法和處理原理進(jìn)行了整個(gè)系統(tǒng)的設(shè)計(jì)，但是加工效果并不好，有些地方圖形不閉合。通過(guò)分析加工算法發(fā)現(xiàn)，加工誤差主要來(lái)源于累積誤差和 FPGA誤差。

為了提高精度，DSP內(nèi)部按照浮點(diǎn)數(shù)據(jù)格式運(yùn)算，但是送給FPGA的數(shù)據(jù)卻是整型數(shù)據(jù)，所以在從浮點(diǎn)轉(zhuǎn)整型數(shù)據(jù)的過(guò)程中，小數(shù)位被丟失。當(dāng)矢量個(gè)數(shù)很多時(shí)，舍棄的小數(shù)位數(shù)據(jù)進(jìn)行大量累積，使加工效果變差。作為一個(gè)現(xiàn)場(chǎng)可編程邏輯芯片，F(xiàn)PGA因?yàn)槠涓咚偻降奶攸c(diǎn)，被用于對(duì)電機(jī)的控制，但其也有自身的缺陷。在排除了其他誤差的可能性后，對(duì)FPGA的性能進(jìn)行了標(biāo)定，發(fā)現(xiàn)隨著速度的提高，F(xiàn)PGA的輸出會(huì)產(chǎn)生錯(cuò)誤。根據(jù)高精度計(jì)數(shù)器的標(biāo)定，當(dāng)電機(jī)控制信號(hào)速度變大后，會(huì)有不同程度的脈沖個(gè)數(shù)丟失。

在經(jīng)過(guò)對(duì)上面兩個(gè)誤差的修正后，選用硅（100）進(jìn)行了部分微加工的實(shí)驗(yàn)。通過(guò)光學(xué)顯微鏡對(duì)結(jié)果進(jìn)行觀測(cè)可知，系統(tǒng)實(shí)現(xiàn)了較好的微加工效果。在空氣環(huán)境下，采用20 kHz的激光頻率，獲得激光輸出能量為150 μJ，在2 mm/s的運(yùn)動(dòng)速度下加工出微六邊形，如圖6所示。

為了滿足微加工的需要，設(shè)計(jì)了納秒脈沖激光微加工系統(tǒng)，尤其是實(shí)現(xiàn)了具有圖形解析和高速數(shù)據(jù)處理功能的控制單元，解決了現(xiàn)有設(shè)備的關(guān)鍵問(wèn)題，使加工系統(tǒng)在操作性和精度上都有很大提升，為下一步工作的展開(kāi)奠定了良好的基礎(chǔ)。