新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 一種數(shù)字示波器的微處理器硬件電路設(shè)計(jì)

一種數(shù)字示波器的微處理器硬件電路設(shè)計(jì)

作者: 時(shí)間:2012-03-21 來(lái)源:網(wǎng)絡(luò) 收藏

本文引用地址:http://butianyuan.cn/article/257628.htm

  選型

  本設(shè)計(jì)實(shí)時(shí)采樣率高達(dá)2Gsps,需要實(shí)時(shí)處理的波形數(shù)據(jù)量很大。同時(shí)要實(shí)現(xiàn)模擬通道控制、高速ADC采樣控制、波形數(shù)據(jù)存儲(chǔ)控制、LCD顯示控制等。因此兼具強(qiáng)大的數(shù)據(jù)處理能力和優(yōu)異控制能力的微處理器成為本設(shè)計(jì)首選。

  基于這些要求,本設(shè)計(jì)選擇了TI公司的OMAP- L138 。此芯片是TI公司2009年推出的一款高性能處理器芯片。該芯片特點(diǎn)如下:

  1、采用C*8 內(nèi)核與ARM9內(nèi)核的雙核結(jié)構(gòu),可實(shí)現(xiàn)高達(dá)300 MHz的單位內(nèi)核頻率。利用片上ARM9,開發(fā)人員可充分利用內(nèi)核支持高強(qiáng)度的實(shí)時(shí)處理計(jì)算,同時(shí)讓ARM負(fù)責(zé)非實(shí)時(shí)任務(wù)。

  2、豐富的內(nèi)部存儲(chǔ)器資源。其中ARM核內(nèi)部有16KB的L1程序Cache和16KB的數(shù)據(jù)Cache;DSP核采用二級(jí)緩存結(jié)構(gòu),包括32KB 的L1程序Cache、32KB 的數(shù)據(jù)Cache和256KB 的L2統(tǒng)一映射SRAM,該二級(jí)高速緩存結(jié)構(gòu)可以為所有載入、存儲(chǔ)以及處理請(qǐng)求提供服務(wù),可以為CPU提供高效、高速的數(shù)據(jù)共享;此外在ARM核與DSP核之間還有高達(dá)128KB的片上RAM,可被ARM核、DSP核以及片外存儲(chǔ)器訪問(wèn)。

  3、豐富的外設(shè)資源。主要包括1個(gè)EMIFA口,可接16bit SDRAM或者NOR/NAND Flash;1個(gè)EMIFB口,可接16bit的DDR2(最高頻率150MHz)或16bit mDDR (最高頻率133MHz);3個(gè)UART接口;2個(gè)SPI接口;2個(gè)I2C接口;1個(gè)EMAC控制器;1個(gè)USB2.0接口和1個(gè)USB1.1接口;1個(gè)LCD控制器;1個(gè)SATA控制器;1個(gè)uPP接口;1個(gè)VPIF接口;4個(gè)64位通用定時(shí)器。豐富的外設(shè)資源不僅可以為示波器提供與PC機(jī)、便攜式USB接口設(shè)備通信的接口,而且極大減少DSP外圍電路的設(shè)計(jì)規(guī)模,

  4、低功耗。采用1.2V內(nèi)核電壓,1.8V或3.3V I/O接口電壓,在深度睡眠模式下功耗僅有6mW,正常工作模式下功耗約為420mW。

  此外OMAP-L138為浮、定點(diǎn)兼容DSP,使用硬件來(lái)完成浮點(diǎn)運(yùn)算,可以在單周期內(nèi)完成,這一優(yōu)點(diǎn)在實(shí)現(xiàn)高精度復(fù)雜算法時(shí)尤為突出,為復(fù)雜算法的實(shí)時(shí)處理提供了保證。OMAP-L138還可與C*8 DSP實(shí)現(xiàn)引腳對(duì)引腳兼容,從而使客戶可采用不同的處理器同時(shí)開發(fā)多種不同特性的產(chǎn)品。

  系統(tǒng)硬件結(jié)構(gòu)設(shè)計(jì)

  本設(shè)計(jì)ADC選用Atmel公司的AT84AD001,該芯片有兩個(gè)通道,每個(gè)通道采樣率高達(dá)1Gsps,拼合可實(shí)現(xiàn)2Gsps的實(shí)時(shí)采樣率;FPGA選用Xilinx公司Spartan-3A系列的XC3S400A芯片,該芯片內(nèi)有8064個(gè)邏輯單元,360Kbit塊RAM,56Kbit分布式RAM,4個(gè)數(shù)字時(shí)鐘管理模塊(DCM),311個(gè)I/O口。300KB容量的SRAM芯片外掛在FPGA上作深存儲(chǔ)用,由于SRAM存儲(chǔ)器容量比FPGA內(nèi)部緩存FIFO大得多,能夠存儲(chǔ)更多的波形數(shù)據(jù),因而能觀察到更多的波形細(xì)節(jié)。采用64Mbit容量的SPI Flash存儲(chǔ)示波器掉電需要保存的數(shù)據(jù),例如程序代碼、Boot loader程序、中英文字庫(kù)、開機(jī)畫面等。

  基于OMAP-L138的示波器硬件系統(tǒng)結(jié)構(gòu)圖如圖2所示:

圖2 系統(tǒng)結(jié)構(gòu)圖



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉