安森美半導(dǎo)體新一代外圍組件快速互連(PCIe)方案優(yōu)化服務(wù)器時鐘應(yīng)用

　　網(wǎng)絡(luò)/無線/云計算、數(shù)字消費、自動測試設(shè)備(ATE)/工業(yè)等應(yīng)用市場的不斷發(fā)展令時鐘技術(shù)在性能和靈活性的結(jié)合越趨重要，而且越來越多的應(yīng)用要求實時時鐘在寬溫度范圍內(nèi)有極高的計時精度。安森美半導(dǎo)體(ON Semiconductor)為滿足市場對更高時鐘精度的需求，不斷開發(fā)和拓展完整時鐘解決方案，降低時間抖動和相位噪聲，同時使系統(tǒng)設(shè)計更加簡單易行。

　　不同應(yīng)用市場對時鐘方案的需求

　　不同應(yīng)用市場對時鐘方案的需求各有特點。例如，網(wǎng)絡(luò)、無線和云計算領(lǐng)域需要低于1ps的抖動及低相位噪聲，采用晶體振蕩器(XO)或壓控晶體振蕩器(VCXO)，并且在網(wǎng)絡(luò)/無線基站時鐘中集成更高的靈活性及更多的功能。數(shù)字消費領(lǐng)域則需要具有專用時鐘合成、壓控晶體振蕩器、可編程能力(系統(tǒng)設(shè)計靈活性)、多PLL可配置頻率、擴頻有源降低電磁干擾(EMI)，以及快速提供樣品和上市，還需要降低成本。ATE和工業(yè)領(lǐng)域需要高速精密時鐘及數(shù)據(jù)管理器件。

　　PCIe接口的應(yīng)用優(yōu)勢及行業(yè)普及趨勢

　　作為一種重要的總線接口技術(shù)，外圍組件快速互連(PCIe)具有很多優(yōu)勢，如在帶寬、模塊化及多內(nèi)核器件方面提供更高性能，采用標(biāo)準(zhǔn)獨特連接時可以優(yōu)化成本及可靠性等。在PCIe應(yīng)用漸趨普及的今天，越來越多的存儲設(shè)備已經(jīng)開始從SATA接口轉(zhuǎn)向PCIe，固態(tài)硬盤(SSD)存儲器也開始轉(zhuǎn)向PCIe;NEC家庭網(wǎng)關(guān)(HGW)自2010年開始使用PCIe;某些機頂盒芯片組(消費類)參考設(shè)計在2010年加入PCIe接口;不同架構(gòu)的數(shù)據(jù)中心在大幅增加高速PCIe的使用方面發(fā)揮了關(guān)鍵作用。我們看到，PCIe在PC/圖形/工作站、服務(wù)器和存儲、數(shù)據(jù)通信、嵌入式/企業(yè)、消費、SSD存儲等行業(yè)日漸普及。

　　圖1：安森美半導(dǎo)體完整時鐘方案

　　正是為了配合時鐘市場及時鐘生成技術(shù)的應(yīng)用趨勢，安森美半導(dǎo)體憑借先進的半導(dǎo)體工藝和模擬技術(shù)專長，提供完整的時鐘方案(圖1)。這些產(chǎn)品可以在系統(tǒng)中提供猶如心臟有規(guī)律跳動的準(zhǔn)確頻率，在實現(xiàn)更高性能的同時簡化系統(tǒng)復(fù)雜度，實現(xiàn)精確的系統(tǒng)同步。

　　安森美半導(dǎo)體用于服務(wù)器系統(tǒng)的PCIe時序產(chǎn)品和方案

　　以服務(wù)器技術(shù)的變遷為例，首先可以看到其三個變化方向：關(guān)鍵任務(wù)/數(shù)據(jù)分析(大數(shù)據(jù))、企業(yè)和超大規(guī)模。其次，企業(yè)服務(wù)器市場將繼續(xù)繁榮發(fā)展，用于低交易量、高計算工作負(fù)荷的服務(wù)器市場不斷擴大，并逐步采用內(nèi)部部署(On-premise) 、云計算、虛擬化、數(shù)據(jù)庫等。第三，網(wǎng)絡(luò)級數(shù)據(jù)中心演進帶來了新商機，高交易量、低計算工作負(fù)荷不斷增加;Web 2.0數(shù)據(jù)中心、視頻傳送、用戶鑒別持續(xù)得到采用。安森美半導(dǎo)體用于服務(wù)器系統(tǒng)的時序產(chǎn)品如圖2所示。

　　圖2：安森美半導(dǎo)體用于服務(wù)器系統(tǒng)的時序產(chǎn)品

　　安森美半導(dǎo)體PCIe時鐘方案具有一些共同特性和優(yōu)勢，包括帶單路、雙路及四路輸出的PCIe時鐘合成器;帶1:6、1:8、1:10及1:21扇出的PCIe緩沖器;提供用于1、2、6、8、10及21通道應(yīng)用的方案;具有超低歪曲率(skew) ;傳播延遲變化小(多達21路輸出);抖動符合PCIe第1代、第2代及第3代規(guī)范;直接器件接口省去外部端子元件，減少物料單(BOM) 。

　　1) NB3N3002

　　NB3N3002是一款3.3 V晶體至單高速電流驅(qū)動邏輯(HCSL) 合成器，特性包括：頻率25 MHz、100 MHz、125 MHz和200 MHz;HCSL差分輸出;支持PCI-Express和以太網(wǎng)需求;使用25MHz基本并聯(lián)諧振晶體;3.3 V電源;無需外部環(huán)路濾波器;引腳兼容無擴頻ICS557-01、5V41064、5V41234。此外還有NB3N5573 3.3 V晶體至雙高速電流驅(qū)動邏輯 (HCSL)合成器。圖3是NB3N3002的簡化框圖。

　　圖3：NB3N3002以100 MHz驅(qū)動NB3N106K/108K/111K扇出緩沖器符合PCIe 1,2,3抖動及相位噪聲規(guī)范。