新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于Modelsim FLI接口的FPGA仿真技術(shù)

基于Modelsim FLI接口的FPGA仿真技術(shù)

作者: 時(shí)間:2015-05-06 來源:網(wǎng)絡(luò) 收藏

  3.編寫初始化函數(shù)

本文引用地址:http://butianyuan.cn/article/273718.htm

  初始化函數(shù)的定義為:

  init_func(mtiRegionIdT region, char *param, mtiInteRFaceListT*generics, mtiInterfaceListT *ports)

  各參數(shù)的含義可以參閱 modelsim的用戶手冊。

  下面結(jié)合上面給出的初始化函數(shù)要完成的任務(wù)來詳細(xì)說明。

  a.初始化全局變量(略)

  b.設(shè)置 VHDL 輸入輸出信號與 C 程序變量的對應(yīng)關(guān)系。這是通過調(diào)用 mti_FindPort 函數(shù)實(shí)現(xiàn)的。mti_FindPort 函數(shù)定義為:

  mtiSignalIdT mti_FindPort(mtiInterfaceListT *list, char *name);

  例如,定義輸入輸出信號對應(yīng)的結(jié)構(gòu)為ip:PortStruct ip;

  就可以用:ip.in1 = mti_FindPort(ports, “in1”);來實(shí)現(xiàn)輸入信號in1與變量in1的對應(yīng)關(guān)系。

  對輸出信號來說,它的目的是產(chǎn)生驅(qū)動,因此,這些變量(out1和out2)除了要找到對應(yīng)的輸出信號外,還要驅(qū)動這些信號。對信號的驅(qū)動可以通過調(diào)用  mti_CreateDriver函數(shù)來實(shí)現(xiàn)。該函數(shù)的定義為:mtiDriverIdT   mti_CreateDriver(mtiSignalIdT sig);

  由于這些變量一般只用于對外驅(qū)動,因此可以簡單寫成下面的形式:

  ip.out1 = mti_CreateDriver(mti_FindPort(ports, “out1”));

  c.調(diào)用mti_ScheduleDriver函數(shù),設(shè)置輸出信號的初始狀態(tài)?! ti_ScheduleDriver函數(shù)的

  定義為:void mti_ScheduleDriver(mtiDriverIdT driver, long value,   mtiDelayT delay, mtiDriverModeT mode);

  其中driver是輸出信號對應(yīng)的變量名,如我們這里的ip.out1和ip.out2;value是要設(shè)置(驅(qū)動)的值,如高電平(‘1’,對應(yīng)value為3)、低電平(‘0’,對應(yīng)value為2)、高阻(‘Z’,對應(yīng)value為4)、未賦值(‘U’,對應(yīng)value為0)等等;delay是從當(dāng)前時(shí)間開始到把信號驅(qū)動成給定值(value)的等待時(shí)間,單位與仿真器當(dāng)前使用的最小時(shí)間單位相同;mode為信號模式,有兩個(gè)值可供 3選擇:MTI_INERTIAL或者是MTI_TRANSPORT,分別對應(yīng)于標(biāo)準(zhǔn)VHDL語言的INERTIAL和TRANSPORT。例如,我們設(shè)置信號out1的初始狀態(tài)為低電平:mti_ScheduleDriver(ip.out1, 2, 0, MTI_INERTIAL);

  d.設(shè)置在仿真器重新仿真(運(yùn)行命令restart)或退出仿真(運(yùn)行命令quit –sim)等情況下調(diào)用的函數(shù)。這一部分主要是為了釋放內(nèi)存或者保存當(dāng)前狀態(tài)等。以restart為例,假設(shè)我們在程序中用malloc申請了存儲空間 buf,在仿真器“restart”時(shí)需要釋放,就可以用以下的函數(shù)調(diào)用來注冊:mti_AddRestartCB(free, buf);

  在注冊后,當(dāng)仿真器運(yùn)行命令restart時(shí)就會調(diào)用free(buf)。

  其他一些函數(shù)可以參照的用戶手冊,這里不再詳述。

  e.設(shè)置敏感表,給出在某些信號發(fā)生某些變化時(shí)(如時(shí)鐘上升沿等)執(zhí)行的函數(shù)。例如,在輸入信號in1發(fā)生變化時(shí),要執(zhí)行函數(shù)in1_change(in1_change為用戶定義好的函數(shù)),可以這樣定義:

  processID proc;

  proc = mti_Cre ateProcess("P_in1change", in1_change, &ip);

  mti_Sensitize(proc, ip.in1, MTI_EVENT);

  也就是說,先創(chuàng)建進(jìn)程,然后設(shè)置敏感表,當(dāng)滿足敏感表的條件時(shí),仿真器就會執(zhí)行該進(jìn)程。

  mti_CreateProcess函數(shù)的定義為: mtiProcessIdT mti_CreateProcess(char *name, mtiVoidFuncPtrT func, void *param);

  其中name是將要在仿真器窗口中顯示的名稱;func是要執(zhí)行的函數(shù);后面的param是要傳給func的參數(shù)。mti_Sensitize的定義為:void mti_Sensitize(mtiProcessIdT proc, mtiSignalIdT sig, mtiProcessTriggerT when);

  其中proc為調(diào)用mti_CreateProcess的返回值;sig為信號名,即VHDL文件的輸入輸出信號對應(yīng)于C程序的變量;when可以取MTI_EVENT或者M(jìn)TI_ACTIVE兩種值。

  3.4 C程序的編譯

  對 Windows平臺,采用的編譯器是 Microsoft Visual C++,并用如下的命令行進(jìn)行編譯:

  cl -c -Imodeltechinclude app.c

  link -dll -export: app.obj modeltechwin32mtipli.lib

  上面的是 modelsim 的安裝目錄,是 C 程序的初始化函數(shù)名,如我們給出的 sim.c 中的 sim_init。編譯之后就可以生成.dll 文件。

  最后,仿真向量是用 C語言還是用 HDL 直接產(chǎn)生,要視設(shè)計(jì)者的應(yīng)用而定,選取最簡單的方式。在大多數(shù)情況下,用 C語言和 HDL 聯(lián)合生成測試向量會更方便些。

  參考文獻(xiàn):

  1、《可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)》[美]Kevin Skahill編著,朱明程孫普 譯,東南大學(xué)出版社,1998.9

  2、“ User’s Manual”, Mentor Graphics, 幫助文件

fpga相關(guān)文章:fpga是什么



上一頁 1 2 3 下一頁

關(guān)鍵詞: Modelsim FPGA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉