在EPP模式下利用并口實現(xiàn)與DSP高速數(shù)據(jù)通信

EPP協(xié)議是一種與標準并行口兼容且能完成雙向數(shù)據(jù)傳輸?shù)膮f(xié)議。該協(xié)議定義的并行口更像一個開放的總線，給用戶提供了強大的功能和靈活的設計手段。

它有四個數(shù)據(jù)傳輸周期：數(shù)據(jù)寫周期；數(shù)據(jù)讀周期；地址寫周期；地址讀周期。數(shù)據(jù)周期用于主機與外設之間的傳輸數(shù)據(jù)，地址周期一般用于傳輸?shù)刂?、通道、命令和控制信息。這些周期也可以看成為兩種不同的數(shù)據(jù)周期。

EPP模式最主要的特征之一是整個數(shù)據(jù)傳輸過程發(fā)生在一個ISA I/O周期內(nèi)。也就是說，用EPP協(xié)議來傳輸數(shù)據(jù)，系統(tǒng)可以獲得500K-2M字節(jié)/秒的傳輸率，即并口的外圍設備有接近ISA總線插板的性能。利用聯(lián)鎖形式的握手信號，數(shù)據(jù)的傳輸由接口中最慢的設備來決定，既可以是主機，也可以是外設。這種“速度適應性”對主機和外設來說都是透明的。所有的并行口傳輸方法都利用了聯(lián)鎖握手信號。用這種方法，外圍設備可以控制其本身操作所需的建立時間。同時由于EPP模式傳輸數(shù)據(jù)的過程簡單易實現(xiàn)，所以我們決定采用雙向并口的EPP傳輸模式來實現(xiàn)高速數(shù)據(jù)傳輸。

當并口向ADI公司的DSP芯片ADSP21060傳輸數(shù)據(jù)時，通過數(shù)據(jù)鎖存器鎖住一個字節(jié)的數(shù)據(jù)，然后給ADSP21060一個中斷信號，使其讀取數(shù)據(jù)；同樣，當ADSP21060向并口傳輸數(shù)據(jù)時，先讓鎖存器鎖住數(shù)據(jù)，再給并口一個中斷，使其讀取數(shù)據(jù)，這樣就完成了數(shù)據(jù)的雙向通信。可是，用這種方法，無論數(shù)據(jù)向哪一個方向傳輸，只能傳一個字節(jié)就引起一次中斷，再使PC機或ADSP21060讀取，然后再傳下一個字節(jié)，這就占用了CPU的大量時間，降低了CPU的工作效率。為此我們利用兩個FIFO來提高CPU的工作效率。

EPP模式下基于FIFO實現(xiàn)高速數(shù)據(jù)通信的原理框圖見圖1。

它的通信過程是：當并口向ADSP21060傳輸數(shù)據(jù)時，并口首先將輸出FIFO復位，然后，將要傳輸?shù)臄?shù)據(jù)成批寫到此FIFO中再給ADSP21060一個中斷信號，通知它從輸出FIFO讀取數(shù)據(jù)；

當ADSP21060向并口傳輸數(shù)據(jù)時，首先將輸入FIFO復位，然后，將要傳輸?shù)臄?shù)據(jù)成批寫到此FIFO中再給計算機并口一個中斷信號，通知它從輸入FIFO讀取數(shù)據(jù)，這樣就完成了數(shù)據(jù)的雙向通信。

這種設計具有塊傳輸數(shù)據(jù)的優(yōu)點，同時在傳輸大量數(shù)據(jù)時，占用并口和ADSP21060的時間非常少。

在此電路設計中，有兩個問題值得注意：

（1） nWait信號需要通過 nDstrb和nAstrb的邏輯關(guān)系來產(chǎn)生。其邏輯關(guān)系為：nWait= not（nDstrb and nAstrb）。

（2）由于EPP和SPP兼容，在EPP模式下，需要將并口命令字中nWrite、nDstrb和nAstrb對應的位設置為無效。

我們所選用的電可編程邏輯器件(EPLD)是Altera公司的EPM7128，關(guān)于它的詳細介紹請參考Altera公司的器件手冊，在這里僅給出AHDL語言寫的控制程序如下：

FIFO存儲器清零子程序，給FIFO 送一個清零脈沖：void fifo_rst(void)；設置命令字子程序：void command(void)； 寫數(shù)據(jù)到FIFO子程序：void data_out(void)；從FIFO讀數(shù)據(jù)子程序：void data_in(void)；

在訪問EPP寄存器之前，軟件必須寫零到控制寄存器的0，1，3位；寫數(shù)據(jù)時將指針ptr中的number個數(shù)據(jù)通過數(shù)據(jù)端口寫入輸出FIFO存儲器中，然后引起ADSP21060中斷；讀數(shù)據(jù)時通過數(shù)據(jù)端口從輸入FIFO存儲器讀number然后將數(shù)據(jù)讀到指針ptr中。

#define BASE_ADDR 0X378

#define ADDR_PORT 3

#define DATA_PORT 4

#define CONTROL_PORT 2

#define CONTROL_ININT 2

#define SET_BIT(x,b) ((x)|=(1<<(b)))

#define CLEAR_BIT(x,b) ((x)&=～(1<<(b)))

void fifo_rst()

{char control;

control=inportb(BASE_ADDR +CONTROL_PORT);

CLEAR_BIT(control, CONTROL_ININT);

outportb (BASE_ADDR+ CONTROL_PORT,control);

SET_BIT(control,CONTROL_ININT);

outportb (BASE_ADDR+ CONTROL_PORT,control);}

void command(void)

{int com；

com=0；

control=inportb(BASE_ADDR +CONTROL_PORT);

control=control & oxf4;

outportb(BASE_ADDR+ CONTROL_PORT,control);}

void data_out(int number，char *ptr)

{int I;

fifo_rst();

for(I=0;I