測試設計的新語言CTL

標準測試接口語言
標準測試接口語言（STIL）是1999年3月通過的，它是一個廣泛的行業(yè)標準，開始的意圖是從設計到制造整個期間使測試和測試設計（DFT）信息有明確和完整的通信。STIL標準包括幾個擴展版本，有些已獲通過，有些正在開發(fā)改變階段。
通常，工程技術人員所談論的STIL是指IEEE1450 .0，此擴展版本規(guī)定用于自動測試圖形產生（ATPG）工具到測試程序圖形產生工具傳輸向量和定時信息的標準數據格式。
在STIL通過時，業(yè)內已經有成熟的基于向量語言（如波形產生器語言WGL）的方案。STIL比已有的方案具有更有效的表示法。然而，在此語言中沒有足夠重要的新性能迫使可能的用戶改變他們已有的基礎結構。
盡管，此方案已存在一段時間，但一個完整、無縫STIL基DFT方案至今不能使用。沒有一個完整方案和一個迫使改變的原因，則采用它是慢速的。
然而，隨著SoC公司認識到STIL擴展型具有上市快，節(jié)省測試成本的顯著特點，其支持的呼聲增高。EDA、ATE和測試程序產生工具公司響應IP核和SoC供應商采用新標準基產品對STIL增長興趣的呼聲。隨著STIL擴展型所具有的上市快，低測試成本的具體實現(xiàn)，圍繞這些標準的市場繼續(xù)建立。下面詳述具有擴展型之一的P1450.6。
CTL基方案
IEEEP1450.6CTL（核測試語言）是STIL的一個擴展型，它為描述IP核和SoC測試信息生存標準格式。
CTL是針對SOCDFT的軟件語言?？捎肅TL捕獲測試器件系統(tǒng)中每個IP核所需的所有數據。CTL使測試相關信息在核供應商和與SoC測試有關的系統(tǒng)集成商中能明確通信。假若成功，則CTL和其他STIL擴展型一起將極大地使SoC的IP核和IP核測試再用變容易。
CTL所描繪設計信息如下：
Environment{
CTL mode-1{
//Mode Setup Seauence
//Structures
//Patterns Andtheirinfo
          }
  }
上述語言是CTL中設計配置中的分塊表示。這些配置稱之為測試模式。
為了處理不同設計的需求，語言采用指令序列，用STIL語法建立測試模式。對于每個測試模式，CTL提供適用的結構信息，設計終端的特性、測試應用相關的連通和測試圖形。用CTL提供的關于核的測試信息，可以再用于與核有關的測試圖形，在SoC上執(zhí)行所有必須的DFT、ATPG和失效仿真操作以及完成測試呈現(xiàn)在核中的SoC邏輯。
CTL設計成允許采用的任何DET和測試方法?？紤]到核的所有可能的集成情況，其語言必須完全描述每個已知的DFT概念和測試方法。這種通用性可使語言有很多其他應用。
可用CTL來執(zhí)行分級DFT產做為設計環(huán)境和ATE環(huán)境之間一個信息豐富的測試接口。對于測試圖形再用所生成的CTL結構支持在事件之后依賴協(xié)議管理的測試方法。例如，由一個接口提供的測試圖形可變化為用另一個替代接口，用稱之為重新對準目標的測試器圖形要領來改善ATE利用。
一些主要從事EDA、ATE、IP核和SoC開發(fā)的公司已為半導體業(yè)提供CTL基DFT方案。由Synopsys、Agilent和ARM公司提供的初始CTL基方案已發(fā)布。ST公司也從事檢驗早期CTL基產品方案和積極地促進行業(yè)論壇工作。初始產品和工具已適用于用戶，CTL被行業(yè)接受應很快。
CTL基EDA工具
Synopsys公司推出CTL基設計生成和ATPG支持工具。它的DFT CompilerTM SOCBIST 工具能產生核生成流（為核供應商輸出CTL）和SoC集成流（對于下一級集成接受DFT/ATPG任務的核須CTL）見圖1。另外，通過CTL采用分級DFT消除了與很大設計有關的問題，所給出的標準DFT工具具有處理設計的能力，這在以前是不可能提供的。
為了CTL尚未被通過，所以Synopsys設計工具流建立在形成標準的專用設計。為了確保用戶平滑的DFT流，Synopsys公司與Agilent公司緊密合作開發(fā)的測試程序生成器和相關工具，特別是Agilent SmarTest PGCTL瀏覽器。
CTL基ATE
Agilent 公司的設計與測試之間接口標準化為加速IC產品開發(fā)提供一種最好的機會。
2001年，AGILENT和SYOPSYS公司結成戰(zhàn)略聰明，意圖在于加快EDA-aware ATE和ATE-aware EDA的上市時間和降低測試成本。用CTL和其他CTL擴展版本為此提供實現(xiàn)機構。
Agilent 公司附加到SmartTest Program Generator 上的CTL Browser，使得單步測試程序生成流能直接接受核或SoC級CTL碼并直接輸出可下載的Agilent 93000 SoC Series 二進制文件（見圖2）。
CTL給出SmartTest Program Generator具有分析來自測試聯(lián)系的設計能力。例如，測試工程技術人員現(xiàn)在具有了解如下的能力：用BIST或任選功能向量測試哪些核，哪些核共享一個專門的掃描鏈或哪些頂級I/O引腳連接到哪些內部核I/O引腳。這種對CTL的支持，使測試工程技術人員有能力使基于已有但從前未知信息基礎上的測試程序最佳化。
CTL基IP核
去年3月，ARM公司成為業(yè)內首個CTL基IP核供應商，發(fā)布ARM1136JF-S核和將來IP核的CTL支持。由ARM提供的合成描述做為ARM-Synopsys Reference Methodology的一部分，用于可合成的核將生成CTL模式（若選擇核包裝）。對于已用P1500 Wrapper硬化的核，ARM公司將提供用于核集成的CTL描述。
核的CTL描述將使ARM用戶進行自動集成和測試開發(fā)更快和更容易。另外，CTL將使工程技術人員基于嵌入ARM核（如IEEEP1500兼容Wrapper）中DFT特性所提供的全部性能的硅調試最佳化。這對于用戶集中精力在上市和測試成本關鍵應用中具有很高的價值。
CTL基SoC
在SoC開發(fā)中新出現(xiàn)的問題集中在設計工藝、制造技術和測試工藝無縫集成以保證可接受的生產率知識曲線、低制造成本和最終的可靠產品。圖3示出集成開發(fā)環(huán)境。
CTL提供測試器和SoC的EDA使能DFT特性間的通信連接。這種連接在所允許的評價傳遞鏈中具有顯著的靈活性。CTL也有助于測試工程技術人員更容易操縱新的ATE軟件方案到被嵌入DFT結構的目標中，以便較快的硅調試和改進生產率。
將來，ST公司希望一個完全集成行業(yè)標準基SoC開發(fā)工藝。
CTL未來
CTL尚未正式通過，便基于CTL的完整設計貫穿測試方案已在業(yè)內應用。
CTL的使用大概會沖擊SoC開發(fā)過程的很多方面，會實現(xiàn)DFT的更多新的形式：
* 新的測試方法可能出現(xiàn)。
* 從前所相信的老的測試方法可能會過時。
* 所增加的測試工程靈活性可產生新的和更強大的測試最佳化性能。
* 可開發(fā)改進的硅調試技術，進一步使得產品快上市和改善生產率。
* 設計和測試分離可變得模糊，單個功能會占有整個的SoC開發(fā)過程。
像ARM公司這樣的IP供應商喜歡提供核的CTL描述。而且，將要求提供IP庫的廠家提供這些描述。
用戶開始希望從他們的測試設備中知道核級診斷信息。用這些信息，他們可以快速確定哪些IP供應商能提供最高質量的核或通過哪個廠家哪些核功能最好。這些因素和其他因素都可能導致IP供應商、廠家和測試廠商在市場份額中的第二次變頻。
更快的SoC開發(fā)周期時間，更快的上市時間，更低的測試成本以及IP供應商，測試廠商，DEA廠商，ATE廠商和其他廠商之間的增加競爭無疑將改變行業(yè)的動態(tài)。（彭京湘）

圖1通過SoCBIST工具的CTL基核測試自動化流

圖2、SMARTEST PGCTL瀏覽器視窗
圖2、集成開發(fā)環(huán)境