采用0.13微米CMOS工藝制造的單芯片UMTS W-CDMA多頻段收發(fā)器(06-100)

　　串行控制總線

　　該集成電路由兩個(gè)獨(dú)立的串行三線制總線控制。其中一條總線負(fù)責(zé)控制常規(guī)配置，另一條獨(dú)立的總線用于設(shè)置接收增益。編程接口可后向兼容前代產(chǎn)品并可根據(jù)DigRF標(biāo)準(zhǔn)處理相關(guān)命令。最大總線時(shí)鐘頻率等于參考時(shí)鐘頻率(15.36 MHz至38.4 MHz)。也可通過主用三線制總線(負(fù)責(zé)配置的總線)對接收增益進(jìn)行設(shè)置。在本例中，備用總線引腳可被用作GPO(通用輸出)引腳。

　　前端控制

　　由于多頻段和多模操作所導(dǎo)致的前端復(fù)雜度的加大，要求我們對外部組件(例如LNA、PA和轉(zhuǎn)換器等)進(jìn)行有效控制。因此，該集成電路包含非常靈活的軟件編程前端控制功能模塊，它可通過以事件觸發(fā)方式轉(zhuǎn)換6個(gè)專用輸出引腳滿足外部組件控制要求。為了確保兼容未來的前端組件(例如三增益LNA)，可選擇一個(gè)電壓級(jí)別可變的附加邏輯“高”信號(hào)。

　　操作測試功能

　　可通過啟動(dòng)一個(gè)特殊的測試模式和讀回測試圖形對集成電路功能進(jìn)行檢查，例如檢查是否有所有輸入電壓等。這有助于查明生產(chǎn)過程中的焊接問題。在操作過程中，鎖定檢測引腳邏輯狀態(tài)可跟蹤接收器和發(fā)射器PLL的鎖定狀態(tài)。利用這些信息，信道轉(zhuǎn)換防護(hù)間隔可被最小化。

　　芯片布局

　　圖9顯示的是該集成電路的縮微圖。接收器射頻通道位于右側(cè)，左上角是調(diào)制器和基帶濾波器。接收器VCO位于芯片中央。發(fā)射器基帶濾波器位于芯片左下角，在發(fā)射器PLL環(huán)路濾波器和發(fā)射器VCO的下方。發(fā)射調(diào)制器和射頻輸出通道位于芯片下緣。

　　結(jié)語

　　支持UMTS FDD標(biāo)準(zhǔn)所規(guī)定的所有工作頻段的單芯片全集成化3G UMTS/W-CDMA收發(fā)器已經(jīng)推出。該集成電路采用標(biāo)準(zhǔn)化0.13微米CMOS工藝制造而成。該設(shè)計(jì)包括兩個(gè)分?jǐn)?shù)型頻率合成器(搭載全集成化VCO、片上調(diào)諧和PLL)、零中頻接收通道和直接轉(zhuǎn)換型發(fā)射器通道。接收器和發(fā)射器都具備出色的性能，為創(chuàng)建滿足UMTS最低性能規(guī)范(帶容限)的平臺(tái)解決方案創(chuàng)造了條件。該器件的工作電壓為2.7-3 V，接收模式下功耗為35 mA，在發(fā)射器活動(dòng)時(shí)的最大功耗為80 mA。這些結(jié)果表明了本文所述收發(fā)器的競爭優(yōu)勢，因?yàn)樗赏瑫r(shí)滿足BiCMOS工藝產(chǎn)品的功耗和性能要求。該芯片采用非常袖珍的無引腳封裝，面積僅為5×5毫米，高度僅為0.8毫米，完全符合ARIB WCDMA和UMTS標(biāo)準(zhǔn)。