廉價可編程邏輯輔助設計工具魅力猶存
——
加入技術交流群
價可編程邏輯輔助設計工具魅力猶存
由于經(jīng)濟壓力，人們對使用 100 美元以下的低價位的設計工具的興趣越來越高；而另一方面，也是由于經(jīng)濟原因市場上能滿足這種低價位的設計工具越來越少。好在經(jīng)過仔細的搜尋，人們還是可以找到一些物美價廉的工具的。
在《EDN China》雜志上討論對PLD和 FPGA 免費或廉價開發(fā)支持的專題文章，最近的一篇發(fā)表在 1997 年 (參考文獻 1)。在重溫該文和隨后在《技術前沿》欄目發(fā)表的上一篇關于該主題的文章時，我們發(fā)現(xiàn)上述兩篇文章所提到的許多公司已不再從事或已大大地壓縮了可編程邏輯業(yè)務活動 (參考文獻 2)。硅片供應商 AMD公司和朗訊科技公司，以及后來的杰爾系統(tǒng)公司，都將其產(chǎn)品系列出售給Lattice 半導體公司；Anachip 公司收購了 ICT公司；摩托羅拉公司終止了 FPGA 開發(fā)活動；STMicroelectronics公司收購了Waferscale Integration公司；Xilinx 公司接管了飛利浦公司的產(chǎn)品系列。 在作者準備本文時，Atmel 公司和 Cypress半導體公司都沒有回答作者多次要求它們提供信息的請求，由此看來，兩家公司的可編程邏輯產(chǎn)品系列難以為繼的傳聞也許是真的。由硅片業(yè)務轉(zhuǎn)向軟件的Xilinx 公司收購了 Data I/O 公司的 Synario 部。這一并購活動在某種程度上反映了在電子行業(yè)的任何日趨成熟的領域內(nèi)發(fā)生的達爾文之"適者生存"趨勢。電子行業(yè)中的高科技低迷狀態(tài)，目前尚無好轉(zhuǎn)的跡象，這就加快了并購的步伐。正是這種低迷狀態(tài)不斷地給業(yè)者施加愈來愈大的壓力去壓縮系統(tǒng)設計開發(fā)周期和材料成本，從而使得如今談論 PC 軟件免費或幾近免費，比 1997 年更合時宜。(本文還把過去文章討論的重點從軟件拓寬到包括其它開發(fā)工具。)
然而，你的需求與其余的芯片供應商和軟件供應商的需求是不一致的，因為這些供應商不愿意提供免費的或廉價的開發(fā)工具，當他們的投入回報還不清楚時尤其是如此。它們樂意提供限時或只有部分關鍵功能的產(chǎn)品版本給你試用，但是，要想進行有意義的開發(fā)工作，并將你的設計投產(chǎn)，你最終不得不打開你的錢包，支付幾百乃至幾千美元的費用。當然，這一規(guī)則的例外是有的，就像計算機用戶厭煩不斷向微軟送錢而轉(zhuǎn)向開放源代碼操作系統(tǒng)和應用程序一樣，開發(fā)工具的用戶也許會加入開放源代碼運動，以有助于其可編程邏輯開發(fā)工作。
軟件援助
廠商提供的設計套件的入門級版本通常支持產(chǎn)品系列和器件中具有有限功能的一個子集。例如，Altera 公司的可免費下載的 Quartus II 網(wǎng)絡版軟件 2.2 版，它針對的是主流的 Max 3000 型和 Max 7000 型 CPLD 器件，以及 Acex、Cyclone 和 Flex 6000 型FPGA，只適用于一個或少數(shù)幾個高端 FPGA 系列。它支持基于原理圖和文本的設計輸入、Verilog 和 VHDL 綜合、功能模擬和定時分析、布局和布線、以及通過 ByteBlaster、ByteBlasterMV 和MasterBlaster 電纜進行的器件編程。
Altera 公司提供的另一套免費工具集是 Max+Plus II Baseline，它包括較老的 AHDL 設計語言和 Classic 產(chǎn)品系列。Altera 公司的設計軟件起步者套件 CD-ROM 光盤含有 Quartus II 網(wǎng)絡版和 Max+Plus II Baseline。如果簽約訂購Quartus II ，你就可以得到對 Altera 產(chǎn)品庫中全部器件的支持，另外還有行為建模與測試臺、LogicLock 基于組件遞增設計、較快的擬合算法、Tcl 文稿編排程序以及 SignalProbe 遞增式布線方面的支持。
與Altera 公司免費軟件對等的Xilinx公司產(chǎn)品是 ISE WebPack 和 WebFitter，兩者均采用該公司收購兩家綜合廠商 Minc 公司和 Synario 公司時獲得的技術 (參考文獻 3)。ISE WebPack 在概念上與 Quartus II 網(wǎng)絡版相似，它支持 Xilinx 產(chǎn)品系列的一個子集，并且只能從 Xilinx 公司網(wǎng)站上獲得技術支持服務。ISE WebPack 既不能與 Core Generator 和 FPGA Editor 這些工具發(fā)生交互作用，也不包含 ChipScope Pro 設計驗證。與 Quartus II 網(wǎng)絡版不同，ISE WebPack 不僅允許 Verilog 和 VHDL 設計輸入，還允許 Abel 語言綜合。
所有的 ISE 變異都可以與 Mentor Graphics 公司開發(fā)的免費 ModelSim Xilinx Edition 模擬程序選件接口，ISE WebPack 的其余免費附件有 HDL Bencher 自動測試臺生成程序、StateCAD 自動狀態(tài)機設計生成程序、ChipView 前后擬合圖形實用程序 (用以分配和觀察引腳和邏輯布局)，以及 Xpower 圖形功率分析工具。Xilinx 公司也可提供基于電子數(shù)據(jù)表和 Web 的功率分析工具 (參考文獻 4)。ISE WebPack 只能在 Windows 操作系統(tǒng)下運行，而 WebFitter 的基于 Web 的接口還可以支持 Unix 和其它與瀏覽器兼容的操作系統(tǒng)。所有這些工具都只適用于 Xilinx 的 CPLD。該軟件很容易訪問報表、注釋和元器件報價數(shù)據(jù)。WebFitter 還允許轉(zhuǎn)換用其它工具和其它制造商的器件生成的設計。
如果 Altera 公司和 Xilinx 公司正在提供可免費下載的設計軟件套件，那么可以肯定，第三家最大的可編程邏輯供應商 Lattice Semiconductor 公司也在這么做。ispLever 起步者工具包的唯一問題是，你需要每半年注冊一次，以便獲得新的特許文件。ispLever 起步者版本支持 Lattice 公司的 SPLD、CPLD 和 GDX 產(chǎn)品，但不支持它從杰爾系統(tǒng)公司買來、并經(jīng)內(nèi)部開發(fā)的 FPGA 器件。要支持這些FPGA器件，你必須升級到售價為 495 美元的 ispLever Base 或價格更貴的升級產(chǎn)品。ispLever 起步者工具包中包含的設計輸入選件有 Verilog、VHDL 和原理圖，定時約束和引腳輸出約束的輸入，Mentor Graphics 公司和 Synplicity 公司開發(fā)的綜合引擎，Lattice 公司開發(fā)的 ispVM 可編程實用程序，以及進行功能模擬和時序模擬的能力。
幾年前作者通過使用 Cypress 公司的包含 Verilog 和 VHDL 的 Warp 工具集學會了 VHDL(參考文獻 5)。售價為99美元的Warp 包括內(nèi)容廣泛的《面向可編程邏輯的 VHDL》參考手冊。Warp 支持 Windows 和 Unix 操作系統(tǒng)，而且它的有限狀態(tài)機編輯程序和定時模擬程序均出自 Aldec公司
在《EDN China》雜志上討論對PLD和 FPGA 免費或廉價開發(fā)支持的專題文章，最近的一篇發(fā)表在 1997 年 (參考文獻 1)。在重溫該文和隨后在《技術前沿》欄目發(fā)表的上一篇關于該主題的文章時，我們發(fā)現(xiàn)上述兩篇文章所提到的許多公司已不再從事或已大大地壓縮了可編程邏輯業(yè)務活動 (參考文獻 2)。硅片供應商 AMD公司和朗訊科技公司，以及后來的杰爾系統(tǒng)公司，都將其產(chǎn)品系列出售給Lattice 半導體公司；Anachip 公司收購了 ICT公司；摩托羅拉公司終止了 FPGA 開發(fā)活動；STMicroelectronics公司收購了Waferscale Integration公司；Xilinx 公司接管了飛利浦公司的產(chǎn)品系列。 在作者準備本文時，Atmel 公司和 Cypress半導體公司都沒有回答作者多次要求它們提供信息的請求，由此看來，兩家公司的可編程邏輯產(chǎn)品系列難以為繼的傳聞也許是真的。由硅片業(yè)務轉(zhuǎn)向軟件的Xilinx 公司收購了 Data I/O 公司的 Synario 部。這一并購活動在某種程度上反映了在電子行業(yè)的任何日趨成熟的領域內(nèi)發(fā)生的達爾文之"適者生存"趨勢。電子行業(yè)中的高科技低迷狀態(tài)，目前尚無好轉(zhuǎn)的跡象，這就加快了并購的步伐。正是這種低迷狀態(tài)不斷地給業(yè)者施加愈來愈大的壓力去壓縮系統(tǒng)設計開發(fā)周期和材料成本，從而使得如今談論 PC 軟件免費或幾近免費，比 1997 年更合時宜。(本文還把過去文章討論的重點從軟件拓寬到包括其它開發(fā)工具。)
然而，你的需求與其余的芯片供應商和軟件供應商的需求是不一致的，因為這些供應商不愿意提供免費的或廉價的開發(fā)工具，當他們的投入回報還不清楚時尤其是如此。它們樂意提供限時或只有部分關鍵功能的產(chǎn)品版本給你試用，但是，要想進行有意義的開發(fā)工作，并將你的設計投產(chǎn)，你最終不得不打開你的錢包，支付幾百乃至幾千美元的費用。當然，這一規(guī)則的例外是有的，就像計算機用戶厭煩不斷向微軟送錢而轉(zhuǎn)向開放源代碼操作系統(tǒng)和應用程序一樣，開發(fā)工具的用戶也許會加入開放源代碼運動，以有助于其可編程邏輯開發(fā)工作。
軟件援助
廠商提供的設計套件的入門級版本通常支持產(chǎn)品系列和器件中具有有限功能的一個子集。例如，Altera 公司的可免費下載的 Quartus II 網(wǎng)絡版軟件 2.2 版，它針對的是主流的 Max 3000 型和 Max 7000 型 CPLD 器件，以及 Acex、Cyclone 和 Flex 6000 型FPGA，只適用于一個或少數(shù)幾個高端 FPGA 系列。它支持基于原理圖和文本的設計輸入、Verilog 和 VHDL 綜合、功能模擬和定時分析、布局和布線、以及通過 ByteBlaster、ByteBlasterMV 和MasterBlaster 電纜進行的器件編程。
Altera 公司提供的另一套免費工具集是 Max+Plus II Baseline，它包括較老的 AHDL 設計語言和 Classic 產(chǎn)品系列。Altera 公司的設計軟件起步者套件 CD-ROM 光盤含有 Quartus II 網(wǎng)絡版和 Max+Plus II Baseline。如果簽約訂購Quartus II ，你就可以得到對 Altera 產(chǎn)品庫中全部器件的支持，另外還有行為建模與測試臺、LogicLock 基于組件遞增設計、較快的擬合算法、Tcl 文稿編排程序以及 SignalProbe 遞增式布線方面的支持。
與Altera 公司免費軟件對等的Xilinx公司產(chǎn)品是 ISE WebPack 和 WebFitter，兩者均采用該公司收購兩家綜合廠商 Minc 公司和 Synario 公司時獲得的技術 (參考文獻 3)。ISE WebPack 在概念上與 Quartus II 網(wǎng)絡版相似，它支持 Xilinx 產(chǎn)品系列的一個子集，并且只能從 Xilinx 公司網(wǎng)站上獲得技術支持服務。ISE WebPack 既不能與 Core Generator 和 FPGA Editor 這些工具發(fā)生交互作用，也不包含 ChipScope Pro 設計驗證。與 Quartus II 網(wǎng)絡版不同，ISE WebPack 不僅允許 Verilog 和 VHDL 設計輸入，還允許 Abel 語言綜合。
所有的 ISE 變異都可以與 Mentor Graphics 公司開發(fā)的免費 ModelSim Xilinx Edition 模擬程序選件接口，ISE WebPack 的其余免費附件有 HDL Bencher 自動測試臺生成程序、StateCAD 自動狀態(tài)機設計生成程序、ChipView 前后擬合圖形實用程序 (用以分配和觀察引腳和邏輯布局)，以及 Xpower 圖形功率分析工具。Xilinx 公司也可提供基于電子數(shù)據(jù)表和 Web 的功率分析工具 (參考文獻 4)。ISE WebPack 只能在 Windows 操作系統(tǒng)下運行，而 WebFitter 的基于 Web 的接口還可以支持 Unix 和其它與瀏覽器兼容的操作系統(tǒng)。所有這些工具都只適用于 Xilinx 的 CPLD。該軟件很容易訪問報表、注釋和元器件報價數(shù)據(jù)。WebFitter 還允許轉(zhuǎn)換用其它工具和其它制造商的器件生成的設計。
如果 Altera 公司和 Xilinx 公司正在提供可免費下載的設計軟件套件，那么可以肯定，第三家最大的可編程邏輯供應商 Lattice Semiconductor 公司也在這么做。ispLever 起步者工具包的唯一問題是，你需要每半年注冊一次，以便獲得新的特許文件。ispLever 起步者版本支持 Lattice 公司的 SPLD、CPLD 和 GDX 產(chǎn)品，但不支持它從杰爾系統(tǒng)公司買來、并經(jīng)內(nèi)部開發(fā)的 FPGA 器件。要支持這些FPGA器件，你必須升級到售價為 495 美元的 ispLever Base 或價格更貴的升級產(chǎn)品。ispLever 起步者工具包中包含的設計輸入選件有 Verilog、VHDL 和原理圖，定時約束和引腳輸出約束的輸入，Mentor Graphics 公司和 Synplicity 公司開發(fā)的綜合引擎，Lattice 公司開發(fā)的 ispVM 可編程實用程序，以及進行功能模擬和時序模擬的能力。
幾年前作者通過使用 Cypress 公司的包含 Verilog 和 VHDL 的 Warp 工具集學會了 VHDL(參考文獻 5)。售價為99美元的Warp 包括內(nèi)容廣泛的《面向可編程邏輯的 VHDL》參考手冊。Warp 支持 Windows 和 Unix 操作系統(tǒng)，而且它的有限狀態(tài)機編輯程序和定時模擬程序均出自 Aldec公司
評論