先進(jìn)FPGA有助于信息包處理

      初創(chuàng)公司Cswitch推出一種瞄準(zhǔn)網(wǎng)絡(luò)、無(wú)線基站和電信基礎(chǔ)設(shè)施應(yīng)用等信息包處理的新穎的可配置邏輯芯片。該器件由異質(zhì)陣列組成，這一陣列將一排排通用邏輯單元（與傳統(tǒng)FPGA中的非常類(lèi)似）跟一排排可配置SRAM的RAM和CAM（內(nèi)容地址存儲(chǔ)器）模塊、ALU（算術(shù)邏輯單元）和專(zhuān)門(mén)用于信息包處理的模塊散布在一起。Cswitch公司總裁兼首席執(zhí)行官Doug Laird表示，其目的是滿足日益增長(zhǎng)的如下應(yīng)用：這類(lèi)應(yīng)用必須以線速處理打包數(shù)據(jù)，而且要使用比傳統(tǒng)FPGA速度快得多、功率低得多的器件，還要比ASIC需要的投資少得多，上市時(shí)間短得多。事實(shí)上，該產(chǎn)品是一種特定應(yīng)用的FPGA。

　　其I/O環(huán)繞在這種可配置結(jié)構(gòu)周?chē)??？膳渲肧ERDES（串行器/解串行器）模塊排列在芯片上，它們都能支持PCI Express、XAUI（10GB附件接口）、光纖通道或吉位以太網(wǎng)連接。同樣地，可配置MAC（媒體接入控制器）模塊也支持這些SERDES模塊。其中的一些可編程I/O引腳能夠作為可配置的高速DRAM端口，填補(bǔ)芯片的其它兩個(gè)邊。

　　該結(jié)構(gòu)覆蓋的內(nèi)部芯片設(shè)計(jì)包括六種可配置模塊的相間排列。其中人們最熟悉的可配置邏輯模塊采用傳統(tǒng)的四輸入查找表架構(gòu)。1GHz八進(jìn)制ALU可執(zhí)行有關(guān)信息包內(nèi)容的計(jì)算或統(tǒng)計(jì)操作。信息包處理模塊可以在800MHz條件下對(duì)報(bào)頭和提取的有效負(fù)載進(jìn)行分析。

　　為了支持這些模塊，該芯片提供了1GHz的專(zhuān)用存儲(chǔ)器模塊，可配置成RAM、主CAM或第三級(jí)CAM，以用于緩沖、地址映射、模式搜索，甚至通用表達(dá)式處理（只要靈活應(yīng)用其它模塊）。該芯片也有傳統(tǒng)的單和雙端口RAM行。特定應(yīng)用架構(gòu)可提供更小的雙端口RAM模塊，這些模塊可以充當(dāng)模塊間緩沖存儲(chǔ)器，以及用于參數(shù)和信息包存儲(chǔ)的單端口RAM的大型模塊。

　　芯片的互連非常不同于通用FPGA。由于設(shè)計(jì)人員能夠像數(shù)據(jù)流架構(gòu)那樣加速大多數(shù)數(shù)據(jù)平面信息包的處理，Cswitch不必使用典型FPGA長(zhǎng)度和方向變化的互連分段的精細(xì)網(wǎng)格，有利于實(shí)現(xiàn)簡(jiǎn)單最近鄰正交路由。這類(lèi)短分段很快且有20位的寬度，而人們能夠把它們重新分為5位的若干組。每個(gè)分段終止于已配準(zhǔn)的完全板上組裝的交叉交換點(diǎn)，后者將互連分段連接到邏輯結(jié)構(gòu)中并進(jìn)行相互連接。因此，一個(gè)用于最近鄰互連的直通數(shù)據(jù)通道設(shè)計(jì)可以成為一條完全配準(zhǔn)的流水線。Laird稱，這種方法有助于芯片以1GHz的頻率接收、編輯、分類(lèi)和存儲(chǔ)信息包。需要較少定序互連的設(shè)計(jì)必須通過(guò)分段和交叉對(duì)信號(hào)進(jìn)行菊鏈?zhǔn)竭B接，這會(huì)導(dǎo)致更長(zhǎng)的但高度可預(yù)測(cè)的互連延遲。

　　這樣一種設(shè)計(jì)的效用依賴于Cswitch的工具。為此，Cswitch與Magma Design Automation合作開(kāi)發(fā)了一個(gè)設(shè)計(jì)流程，它集成了Blast Create和Blast FPGA工具，以及特定應(yīng)用庫(kù)和Cswitch的特定映射和計(jì)時(shí)文件。實(shí)現(xiàn)Cswitch芯片的設(shè)計(jì)典型地結(jié)合了復(fù)雜的庫(kù)功能、各種Cswitch可配置模塊的直接實(shí)例和Verilog。Magma的產(chǎn)品總監(jiān)Sanjay Bali說(shuō)，Magma正從Verilog直接推導(dǎo)Cswitch結(jié)構(gòu)，但僅限于比較明顯的情形，諸如映射組合邏輯到邏輯模塊上和映射乘法器到ALU上。

　　目前，Cswitch已在其代工廠特許半導(dǎo)體（Chartered Semiconductor）利用90nm CMOS工藝制作了SERDES模塊的測(cè)試芯片。