新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > GLOBALFOUNDRIES介紹22納米及更小尺寸技術

GLOBALFOUNDRIES介紹22納米及更小尺寸技術

作者: 時間:2009-06-18 來源:美國商業(yè)資訊 收藏

  日前介紹了一種創(chuàng)新技術,該技術可以克服推進高 k金屬柵()晶體管的一個主要障礙,從而將該行業(yè)向具有更強計算能力和大大延長的使用壽命的下一代移動設備推進了一步。

本文引用地址:http://butianyuan.cn/article/95394.htm

  眾所周知,半導體行業(yè)一直致力于克服似乎難以逾越的困難,以延續(xù)更小、更快、更節(jié)能的產品趨勢。研究是通過參與IBM技術聯盟來與IBM合作的形式進行的,旨在繼續(xù)將半導體元件的尺寸縮小到22納米節(jié)點及更小尺寸。

  在2009年于日本京都舉行的VLSI技術研討會上,首次展示了可使高k金屬柵()晶體管的等效氧化層厚度(EOT)縮小到遠遠小于22納米節(jié)點所需水平,同時保持了低漏電、低閾值電壓和優(yōu)越的載流子遷移率等優(yōu)點的技術。

  GLOBALFOUNDRIES技術與研發(fā)高級副總裁Gregg Bartlett說:“是GLOBALFOUNDRIES技術路線圖的關鍵組成部分。這種進展可能最終為客戶提供另一種提高其產品性能的工具,尤其是在快速增長的具有長壽命的超便攜筆記本電腦和智能手機市場。通過與IBM及聯盟伙伴的合作,我們利用我們的全球知識庫開發(fā)先進的技術,幫助我們的客戶處于半導體制造的前沿。”

  為了保持HKMG晶體管的開關精度,必須減少高k氧化層的等效氧化層厚度。然而,減少EOT會增加泄漏電流,從而增加微芯片的功耗。GLOBALFOUNDRIES和IBM已經開發(fā)出一種可克服這一障礙的新技術,首次展示了將EOT縮小到遠遠低于22納米節(jié)點,同時保持所需的漏電流、閾值電壓和載流子遷移率是可以實現的。通過使用0.55nm的EOT制造n-MOSFET器件和0.7nm的EOT制造p-MOSFET期間,結果得到了成功的展示。



評論


相關推薦

技術專區(qū)

關閉