半導(dǎo)體C-V測(cè)量基礎(chǔ)

　　強(qiáng)大的直流偏壓導(dǎo)致襯底中的多數(shù)載流子在絕緣層界面附近累積。由于它們無(wú)法穿透絕緣層，因此當(dāng)電荷積累在界面附近(即d為最小值)時(shí)電容在累積區(qū)達(dá)到最大值。如圖1所示。從C-V累積測(cè)量可以得到的一個(gè)基本參數(shù)就是二氧化硅的厚度tox。

　　當(dāng)偏壓降低時(shí)，多數(shù)載流子從氧化層界面被排斥開(kāi)，耗盡區(qū)形成。當(dāng)偏壓反相時(shí)，電荷載流子遠(yuǎn)離氧化層達(dá)到最大距離，電容達(dá)到最小值(即d為最大值)。根據(jù)這時(shí)的反型區(qū)電容，可以推算出多數(shù)載流子的數(shù)量。這一基本原理同樣適用于MOSFET晶體管，只是它們的物理結(jié)構(gòu)和摻雜更加復(fù)雜。

　　在偏壓掃過(guò)這三個(gè)區(qū)的過(guò)程中還可以得到多種其他參數(shù)，如圖2所示。利用不同的交流信號(hào)頻率可以得到其他細(xì)節(jié)信息。低頻可以揭示所謂的準(zhǔn)靜態(tài)特征，而高頻測(cè)試則可以表現(xiàn)出動(dòng)態(tài)性能。這兩類(lèi)C-V測(cè)試通常都是需要的。

　　基本測(cè)試配置

　　圖3給出了基本C-V測(cè)量配置的框圖。由于C-V測(cè)量實(shí)際上是在交流頻率下進(jìn)行的，因此待測(cè)器件(DUT)的電容可以根據(jù)下列公式計(jì)算得到：

　　CDUT = IDUT / 2πfVac，其中

　　IDUT是流過(guò)DUT的交流電流幅值，

　　f是測(cè)試頻率，

　　Vac是測(cè)得的交流電壓的幅值和相角。

　　換而言之，這種測(cè)試通過(guò)加載交流電壓然后測(cè)量產(chǎn)生的交流電流、交流電壓和它們之間的阻抗相角，最終測(cè)出DUT的交流阻抗。