基于FPGA的遠(yuǎn)程圖像采集系統(tǒng)設(shè)計

　　圖像數(shù)據(jù)鏈路層

　　由圖3數(shù)據(jù)的流向來分析，從LVDS接口板輸出的串行圖像數(shù)據(jù)由14個數(shù)據(jù)位(數(shù)字圖像數(shù)據(jù)為D0--D13，低位在前高位在后)、幀同步、行同步、時鐘同步、圖像選擇信號、采圖同步信號組成。圖像數(shù)據(jù)同步時鐘采用7.375MHz，DE_IN由圖像的幀同步信號產(chǎn)生，幀、行同步均為高電平有效，圖像選擇信號用來區(qū)分紅外和可見光圖像，紅外圖像為256×320b，可見光圖像為512×512b，19位圖像數(shù)據(jù)信號經(jīng)過MAX9218解串后的數(shù)據(jù)和控制位接入FPGA。

　　FPGA設(shè)計時，針對紅外和可見光兩種不同類型的圖像數(shù)據(jù)進(jìn)行采集傳輸，設(shè)置一個模式寄存器ModeReg來實現(xiàn)圖像選擇，可以填0或1，用來區(qū)分紅外和可見光，當(dāng)采集可見光時，每輸出一幀有效圖像數(shù)據(jù)，需輸出兩個幀信號，第一幀內(nèi)(A幀)只輸出采圖同步信號，不輸出圖像數(shù)據(jù)、行信號等，第二幀(B幀)中不輸出采圖同步信號，只輸出圖像數(shù)據(jù)、行信號等;當(dāng)采集紅外圖像時，只需輸出一幀，圖像選擇信號在第一個幀信號的下降沿跳變，至第二個幀信號下降沿有效，高電平表示紅外圖像，低電平表示可見光圖像。具體時序參考圖3。

　　經(jīng)過FPGA組幀完成的幀數(shù)據(jù)同時要轉(zhuǎn)發(fā)到終端數(shù)據(jù)鏈路和外部幀存儲器中，供后續(xù)設(shè)備調(diào)用。為了實現(xiàn)后續(xù)設(shè)備提取圖像信息時的實時性，外部存儲模塊采用由乒乓開關(guān)控制的兩個片外幀存儲器，應(yīng)用FPGA實現(xiàn)雙幀存交替切換，將圖像數(shù)據(jù)存儲在兩個獨立的FIFO中，F(xiàn)IFO采用IDT公司的IDT72V2103，此器件快速的存取允許圖像實時存儲轉(zhuǎn)發(fā)。在FPGA的控制下,FIFO空間的一幀數(shù)據(jù)送出后，然后開始將FIFO1 空間的數(shù)據(jù)送出，同時又向FIFO中寫入下一幀數(shù)據(jù)，這樣可以保證后續(xù)圖像處理設(shè)備不間斷的提取圖像數(shù)據(jù)，以實現(xiàn)快速處理，提高工作效率。