首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> Δ-∑adc

理解ADC電源噪聲的PSRR與PSMR

  • 研究電源噪聲時(shí)有三個(gè)熟悉的術(shù)語(yǔ)，分別是：PSRR-DC、PSRR-AC和PSMR。其中PSRR表示電源抑制比，PSMR表示電源調(diào)制比。為了理解電源噪聲入口，需要了解這些術(shù)語(yǔ)，以及它們對(duì)于ADC的含義。 一般而言，這些術(shù)語(yǔ)告訴我們?nèi)?/li>
  • 關(guān)鍵字： ADC    電源噪聲    PSRR    PSMR  

逐次逼近型 ADC：確保首次轉(zhuǎn)換有效

  • 簡(jiǎn)介最高 18 位分辨率、10 MSPS 采樣速率的逐次逼近型模數(shù)轉(zhuǎn)換器(ADC)可以滿足許多數(shù)據(jù)采集應(yīng)用的需求，包括便攜式、工 業(yè)、醫(yī)療和通信應(yīng)用。本文介紹如何初始化逐次逼近型 ADC 以實(shí)現(xiàn)有效轉(zhuǎn)換。逐次逼近型架構(gòu)逐次
  • 關(guān)鍵字： 逐次逼近    ADC    SAR  

為逐次逼近型ADC 設(shè)計(jì)可靠的數(shù)字接口

  • 簡(jiǎn)介逐次逼近型模數(shù)轉(zhuǎn)換器(因其逐次逼近型寄存器而稱(chēng)為SAR ADC)廣泛運(yùn)用于要求最高18 位分辨率和最高5 MSPS 速率的應(yīng)用中。其優(yōu)勢(shì)包括尺寸小、功耗低、無(wú)流水線延遲和易用。主機(jī)處理器可以通過(guò)多種串行和并行接口(
  • 關(guān)鍵字： 逐次逼近    ADC    SAR  

針對(duì)交流性能優(yōu)化的18 位、5 MSPS數(shù)據(jù)采集系統(tǒng)

  • 電路功能與優(yōu)勢(shì)圖1中的電路是一款完整的18位、5 MSPS、低功耗、低噪聲、高精度數(shù)據(jù)采集信號(hào)鏈解決方案，功耗僅122 mW?；鶞?zhǔn)電壓源、基準(zhǔn)電壓源緩沖器、驅(qū)動(dòng)放大器和ADC提供優(yōu)化解決方案，具有業(yè)界領(lǐng)先的99 dB SNR和
  • 關(guān)鍵字： 數(shù)據(jù)采集    ADC    放大器    基準(zhǔn)電壓源  

用于±10 V輸入的12位、300 kSPS、單電源、完全隔離式數(shù)據(jù)采集系統(tǒng)

  • 連接/參考器件AD8606/ 精密、低噪聲、雙通道CMOS、軌到軌輸入/輸出運(yùn)算放大器AD7091R/ 1 MSPS、超低功耗、12位ADCADuM5401/ 集成DC/DC轉(zhuǎn)換器的四通道2.5 kV隔離器12位、300 kSPS、單電源、完全隔離式數(shù)據(jù)采集系統(tǒng)，
  • 關(guān)鍵字： 數(shù)據(jù)采集系統(tǒng)    運(yùn)算放大器    ADC    隔離式    單電源  

JESD204B轉(zhuǎn)換器內(nèi)確定性延遲解密

  • 對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用，轉(zhuǎn)換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開(kāi)的系統(tǒng)設(shè)計(jì)極為關(guān)鍵，因?yàn)閺哪M采樣點(diǎn)到處理模塊之間的任何延遲失配都會(huì)使性能下
  • 關(guān)鍵字： JESD204B    ADC    FPGA  

ADC分類(lèi)及特點(diǎn)介紹

  • 在儀器儀表系統(tǒng)中，常常需要將檢測(cè)到的連續(xù)變化的模擬量如：溫度、壓力、流量、速度、光強(qiáng)等轉(zhuǎn)變成離散的數(shù)字量，才能輸入到計(jì)算機(jī)中進(jìn)行處理。這些模擬量經(jīng)過(guò)傳感器轉(zhuǎn)變成電信號(hào)(一般為電壓信號(hào))，經(jīng)過(guò)放大器放大后
  • 關(guān)鍵字： ADC    逐次逼近    SAR    Σ-Δ    雙積分  

SoC內(nèi)ADC子系統(tǒng)集成驗(yàn)證挑戰(zhàn)

  • 現(xiàn)實(shí)世界的本質(zhì)就是模擬。我們需要從周?chē)澜绮杉娜魏涡畔⑹冀K是一個(gè)模擬值。但要在微處理器內(nèi)處理模擬數(shù)據(jù)需要先將這些數(shù)據(jù)轉(zhuǎn)換為數(shù)字形式。因此，SoC中使用多種不同的ADC(模數(shù)轉(zhuǎn)換器)。根據(jù)幾個(gè)參數(shù)(即吞吐量、
  • 關(guān)鍵字： SoC    ADC    驗(yàn)證  

基于單片機(jī)的數(shù)控恒流源系統(tǒng)設(shè)計(jì)

  • 摘要：主要介紹了一種高穩(wěn)定性恒流源系統(tǒng)的設(shè)計(jì)方案，該系統(tǒng)在負(fù)載為1Omega;～15Omega;時(shí)，恒流輸出可調(diào)范圍0A～1A，且恒流源電流可以在該范圍內(nèi)任意設(shè)定，精度為plusmn;3mA。該恒流源系統(tǒng)主要由PIC單片機(jī)電路、A
  • 關(guān)鍵字： PIC單片機(jī)  ADC  DAC  恒流源  

用于低噪聲CMOS圖像傳感器的流水線ADC設(shè)計(jì)及其成像驗(yàn)證

  • 摘要：在對(duì)低噪聲CMOS圖像傳感器的研究中，除需關(guān)注其噪聲外，目前數(shù)字化也是它的一個(gè)重要的研究和設(shè)計(jì)方向，設(shè)計(jì)了一種可用于低噪聲CMOS圖像傳感器的12 bit，10 Msps的流水線型ADC，并基于0．5mu;m標(biāo)準(zhǔn)CMOS工藝進(jìn)行
  • 關(guān)鍵字： CMOS  ADC  低噪聲  成像驗(yàn)證    

Giga ADC 介紹及雜散分析

  • 摘要Giga ADC 是 TI 推出的采樣率大于 1GHz 的數(shù)據(jù)轉(zhuǎn)換產(chǎn)品系列，主要應(yīng)用于微波通信、衛(wèi)星通信以及儀器儀表。本文介紹了 Giga ADC 的主要架構(gòu)以及 ADC 輸出雜散的成因分析，以及優(yōu)化性能的主要措施。1、Giga ADC
  • 關(guān)鍵字： Giga  ADC  雜散分析  射頻  通信  

在不損失SNR的前提下，將高壓信號(hào)轉(zhuǎn)換成低壓ADC輸入

  • 　　模/數(shù)轉(zhuǎn)換器(ADC)電路設(shè)計(jì)中，特別是當(dāng)系統(tǒng)設(shè)計(jì)人員需要處理各種擺幅的電壓信號(hào)時(shí)，很容易產(chǎn)生的一個(gè)誤區(qū)是縮小輸入信號(hào)范圍，以適應(yīng)ADC的滿量程范圍，這將大大降低信噪比(SNR)。綜合來(lái)看，相對(duì)于高壓ADC，低壓(5V或者更低) ADC的選擇范圍更寬。高電源電壓通常會(huì)導(dǎo)致大的功耗，電路板設(shè)計(jì)也更加復(fù)雜，例如，需要使用更多的去耦電容。這篇應(yīng)用筆記討論了由于信號(hào)縮小所引起的SNR損失，如何量化這些損失，以及如何減小這些損失。 　　很多傳感器或系統(tǒng)輸出為高壓或雙極性消耗，比如，常見(jiàn)的±10V
  • 關(guān)鍵字： SNR  ADC  

【E課堂】Σ-Δ型ADC拓?fù)浣Y(jié)構(gòu)基本原理：第二部分

  • 　　AD717x是ADI公司最新系列的精密Σ-Δ型ADC。該ADC系列是市場(chǎng)上第一個(gè)提供真正24位無(wú)噪聲輸出的轉(zhuǎn)換器系列。AD717x器件可使對(duì)噪聲異常敏感的儀器儀表電路的動(dòng)態(tài)范圍最大化，支持降低或消除信號(hào)調(diào)理級(jí)中的前置放大器增益。這些器件還能高速運(yùn)行，提供比以前更短的建立時(shí)間。由此可縮短器件對(duì)控制環(huán)路對(duì)輸入激勵(lì)信號(hào)的響應(yīng)時(shí)間，或通過(guò)更快的每通道吞吐速率來(lái)提高轉(zhuǎn)換通道密度。 　　AD717x頁(yè)面(analog.com )提供了完整系列的詳細(xì)信息，包括有關(guān)AD7172-2、AD71
  • 關(guān)鍵字： Σ-Δ  ADC  

【E課堂】Σ-Δ型ADC拓?fù)浣Y(jié)構(gòu)基本原理

  • 　　Σ-Δ型ADC是當(dāng)今信號(hào)采集和處理系統(tǒng)設(shè)計(jì)人員的工具箱中必不可少的基本器件。本文的目的是讓讀者對(duì)Σ-Δ型號(hào)ADC拓?fù)浣Y(jié)構(gòu)背后的根本原理有一個(gè)基本了解。本文探討了與ADC子系統(tǒng)設(shè)計(jì)相關(guān)的噪聲、帶寬、建立時(shí)間和所有其他關(guān)鍵參數(shù)之間的權(quán)衡分析示例，以便為精密數(shù)據(jù)采集電路設(shè)計(jì)人員提供背景信息。 　　它通常包括兩個(gè)模塊：Σ-Δ調(diào)制器和數(shù)字信號(hào)處理模塊，后者通常是數(shù)字濾波器。Σ-Δ型ADC的簡(jiǎn)要框圖和主要概念如圖1所
  • 關(guān)鍵字： ADC  數(shù)字濾波器  

關(guān)于STM8S ADC腳與其它功能復(fù)用時(shí)的問(wèn)題

  • 　　之前寫(xiě)過(guò)一篇關(guān)于STM8S芯片GPIO腳復(fù)用AD功能后無(wú)法回到GPIO狀態(tài)的小文，介紹STM8S芯片的ADC應(yīng)用時(shí)相關(guān)施密特觸發(fā)器未適時(shí)開(kāi)關(guān)而導(dǎo)致的問(wèn)題。 　　大致內(nèi)容就是某一GPIO口被復(fù)用為AD輸入腳做相關(guān)AD檢測(cè)。之后，把該腳AD功能禁用掉，再配置切換為帶下降沿觸發(fā)的外部中斷觸發(fā)腳，讓其作為芯片休眠喚醒腳。 　　奇怪的是，那樣設(shè)置后根本沒(méi)法喚醒。即使不做休眠，做好切換配置后，直接查看該腳的IDR位的電平，不管外部輸入如何，發(fā)現(xiàn)對(duì)應(yīng)IDR位始終提示為0. 　　后來(lái)找到原因是跟那個(gè)施密特觸發(fā)器
  • 關(guān)鍵字： STM8S  ADC  
共980條 13/66 |‹ « 11 12 13 14 15 16 17 18 19 20 » ›|

Δ-∑adc介紹

您好，目前還沒(méi)有人創(chuàng)建詞條Δ-∑adc!
歡迎您創(chuàng)建該詞條，闡述對(duì)Δ-∑adc的理解，并與今后在此搜索Δ-∑adc的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473