數(shù)字信號(hào)處理器（dsp）文章進(jìn)入數(shù)字信號(hào)處理器（dsp）技術(shù)社區(qū)

基于DSP和CPLD的移相全橋軟開關(guān)電源數(shù)字控制器

本文介紹了一種基于DSP和CPLD的移相全橋諧振軟開關(guān)數(shù)字控制器，應(yīng)用于開關(guān)電源的數(shù)字化智能控制。
關(guān)鍵字：數(shù)字控制器開關(guān)電源相全橋 DSP CPLD 基于

CEVA推出新一代CEVA-TeakLite-III DSP架構(gòu)

　　CEVA公司宣布推出以廣泛應(yīng)用的DSP內(nèi)核TeakLite系列為基礎(chǔ)的第三代DSP架構(gòu) -- CEVA-TeakLite-III™。這個(gè)功能豐富的32位本地架構(gòu)與先前的CEVA-TeakLite™內(nèi)核版本后向兼容，可為3G手機(jī)、高清 (HD) 音頻、互聯(lián)網(wǎng)語音 (VoIP) 和便攜式音頻設(shè)備等要求嚴(yán)苛的應(yīng)用提供更高的性能和更低的功耗。　　與CEVA-TeakLite架構(gòu)兼容的DSP首次能夠提供32位的本地處理能力，當(dāng)中包括32 x 32 MAC單元，可為先進(jìn)的音
關(guān)鍵字： CEVA CEVA-TeakLite-III DSP 單片機(jī) 嵌入式系統(tǒng)

基于DSP的分組件自動(dòng)測(cè)試系統(tǒng)的硬件設(shè)計(jì)

本文主要介紹了一種數(shù)字化仿真測(cè)試板的設(shè)計(jì)及其實(shí)現(xiàn)，在設(shè)計(jì)中使用了以太網(wǎng)總線,利用DSP和FPGA組合的方式,有效地滿足了本測(cè)試系統(tǒng)速度快,可靠性高的要求。實(shí)驗(yàn)證明了該方案的實(shí)用性和有效性。
關(guān)鍵字：硬件設(shè)計(jì) 測(cè)試系統(tǒng) 自動(dòng) DSP 組件基于

32位DSP設(shè)計(jì)中的流水線數(shù)據(jù)相關(guān)問題及解決辦法

引言在航空微電子中心的某預(yù)研項(xiàng)目中，需要開發(fā)設(shè)計(jì)某32位浮點(diǎn)通用數(shù)字信號(hào)處理器(DSP)。本系統(tǒng)控制通路部分的設(shè)計(jì)采用超級(jí)哈佛及五級(jí)流水線結(jié)構(gòu)。本文分析了該流水線的設(shè)計(jì)過程，并對(duì)遇到的數(shù)據(jù)相關(guān)問題提出了一種新的解決方法。 1 流水線結(jié)構(gòu) 流水線處理器一般把一條指令的執(zhí)行分成幾個(gè)步驟，或稱為級(jí)(stages)。每一級(jí)在一個(gè)時(shí)鐘周期內(nèi)完成，也就是說在每個(gè)時(shí)鐘周期，處理器啟動(dòng)并執(zhí)行一條指令。如果處理器的流水線有m級(jí)，則同時(shí)可重疊執(zhí)行的指令總條數(shù)為m。由于每條指令處在不同的執(zhí)行階段，因此，如果分級(jí)分得
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 數(shù)據(jù)

基于DSP芯片PNX1501的NandFlash在線燒錄系統(tǒng)

隨著電子產(chǎn)品市場(chǎng)的不斷擴(kuò)大，閃存器無疑將獲得極大的增長(zhǎng)。這種增長(zhǎng)在很大程度上取決于存儲(chǔ)器的非易失性、低功耗、高密度和重量輕等特點(diǎn)。
關(guān)鍵字：在線系統(tǒng) NandFlash PNX1501 DSP 芯片基于

TI針對(duì)視頻監(jiān)控應(yīng)用推出兩款達(dá)芬奇DSP

日前，德州儀器(TI)針對(duì)視頻安全監(jiān)控應(yīng)用推出了TMS320DM647與TMS320DM648兩款全新達(dá)芬奇(DaVinci)技術(shù)數(shù)字信號(hào)處理器（DSPs）。TI致力于通過領(lǐng)先的軟硬件技術(shù)、工具與支持不斷推動(dòng)數(shù)字視頻市場(chǎng)創(chuàng)新，以滿足包括數(shù)碼錄像機(jī)(DVR)、IP視頻服務(wù)器、機(jī)器視覺系統(tǒng)與高性能成像應(yīng)用等在內(nèi)的多通道視頻安全與基礎(chǔ)局端應(yīng)用的要求。兩款新品建立在TI最新TMS320C64x+TMDSP內(nèi)核基礎(chǔ)上，為基于TMS320DM642的現(xiàn)有視頻處理應(yīng)用提供了無縫移植路徑，在降低整體成本的同時(shí)實(shí)現(xiàn)性能雙倍
關(guān)鍵字： DSP TI 電子

基于DSP與CPLD的ADS7805多通道數(shù)據(jù)采集

設(shè)計(jì)了利用TMS320LF2407A與EPM3032A控制的ADS7805多通道采集系統(tǒng)的邏輯結(jié)構(gòu)，介紹了系統(tǒng)的工作原理，詳細(xì)描述了ADS7805、DSP及CPLD之間接口的硬件與軟件設(shè)計(jì)。
關(guān)鍵字：通道數(shù)據(jù)采集 ADS7805 CPLD DSP 基于

基于高性能DSP的軟件無線電平臺(tái)設(shè)計(jì)

本文介紹了一種通用的軟件無線電平臺(tái)，該平臺(tái)以高性能DSP為數(shù)據(jù)處理核心，利用高速串行接口進(jìn)行數(shù)據(jù)調(diào)度，結(jié)合外圍的FPGA和高速A/D、D/A，可應(yīng)用于多種制式的無線通信系統(tǒng)。
關(guān)鍵字：平臺(tái) 設(shè)計(jì) 無線電軟件高性能 DSP 基于

功率分配系統(tǒng)（PDS）設(shè)計(jì)：利用旁路電容/去耦電容（一）

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA PDS VCC RLC ESR

TI DSP可實(shí)現(xiàn)16通道負(fù)載點(diǎn)控制及高工業(yè)系統(tǒng)集成度

TI宣布將批量提供 TMS320F28044 與 F2809 數(shù)字信號(hào)控制器，從而進(jìn)一步豐富了其數(shù)字信號(hào)控制器 (DSC) 產(chǎn)品系列。這些器件可提供 100MIPS 32位 DSP 性能，廣泛適用于數(shù)字電源管理，伺服馬達(dá)系統(tǒng)控制以及智能傳感器控制等多種工業(yè)應(yīng)用。借助 F28044 控制器，電源系統(tǒng)設(shè)計(jì)人員能夠方便地向32 位處理器的軟件控制型數(shù)字電源管理系統(tǒng)應(yīng)用過渡，以滿足在電
關(guān)鍵字： DSP TI 單片機(jī) 嵌入式系統(tǒng)

嵌入式DSP上的視頻編解碼

隨著數(shù)字多媒體的應(yīng)用日漸廣泛，視頻解碼在嵌入式系統(tǒng)設(shè)計(jì)中變成一個(gè)基本要素。視頻標(biāo)準(zhǔn)有多種，依賴于產(chǎn)品可實(shí)施其中的一個(gè)或者多個(gè)標(biāo)準(zhǔn)。當(dāng)然這不是全部，視頻僅僅是多媒體碼流的一部分，另外還有音頻或者語音需要并行處理。因此，一個(gè)精確的處理存儲(chǔ)或數(shù)據(jù)流的同步層是必需的。此外，視頻解碼本身對(duì)性能要求較高，需要不同于先前基于語音和信息應(yīng)用的系統(tǒng)架構(gòu)；這就對(duì)便攜系統(tǒng)提出了特殊挑戰(zhàn)，而桌面應(yīng)用同樣面臨這些問題。通用視頻標(biāo)準(zhǔn)和編解碼器聯(lián)合視頻組(Joint Video Team, JVT)由 ITU的視頻編
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 視頻編解碼

基于DSP的光纖數(shù)據(jù)采集網(wǎng)絡(luò)的研制

在高電壓、強(qiáng)電磁干擾的環(huán)境中，采用光纖網(wǎng)絡(luò)是最理想的通訊手段。超導(dǎo)托克馬克聚變實(shí)驗(yàn)裝置的加速極電源系統(tǒng)，工作在高電壓、強(qiáng)電磁干擾的環(huán)境中，為了保證電源系統(tǒng)的穩(wěn)定和安全，必須對(duì)電源模塊的狀態(tài)進(jìn)行實(shí)時(shí)監(jiān)控。
關(guān)鍵字：網(wǎng)絡(luò) 研制數(shù)據(jù)采集光纖 DSP 基于

基于DSP的車載GPS/DR組合導(dǎo)航系統(tǒng)硬件設(shè)計(jì)

針對(duì)低成本組合導(dǎo)航技術(shù)發(fā)展的需要，結(jié)合主要傳感器特點(diǎn)，本文介紹了以浮點(diǎn)DSP TMS320VC33為組合導(dǎo)航算法實(shí)現(xiàn)的核心處理器，利用TL16C554進(jìn)行通信口擴(kuò)展的GPS/DR組合導(dǎo)航系統(tǒng)的設(shè)計(jì)方案
關(guān)鍵字：系統(tǒng) 硬件設(shè)計(jì) 導(dǎo)航組合 DSP 車載 GPS/DR 基于

基于DSP和ADS8364的高速數(shù)據(jù)采集處理系統(tǒng)

本文介紹的數(shù)據(jù)采集處理系統(tǒng)采用CPLD控制ADS8364完成數(shù)據(jù)的A/D轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲(chǔ)到FIFO中，再經(jīng)DSP進(jìn)行前端的數(shù)字信號(hào)處理后，通過USB總線傳給上位機(jī)，并在上位機(jī)上進(jìn)行存儲(chǔ)、顯示和分析等。
關(guān)鍵字：處理理系數(shù)據(jù)采集高速 DSP ADS8364 基于

FPGA與DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來越廣泛。ADI公司的TigerSHARC系列DSP芯片浮點(diǎn)處理性能優(yōu)越，故基于這類。DSP的DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號(hào)處理領(lǐng)域。同時(shí)在這類實(shí)時(shí)處理系統(tǒng)中，F(xiàn)PGA與DSP芯片之間數(shù)據(jù)的實(shí)時(shí)通信至關(guān)重要。 TigerSHARC系列DSP芯片與外部進(jìn)行數(shù)據(jù)通信主要有兩種方式：總線方式和鏈路口方式。鏈路
關(guān)鍵字： DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 通信接口