現(xiàn)場(chǎng)可編程門陣列（fpga）文章進(jìn)入現(xiàn)場(chǎng)可編程門陣列（fpga）技術(shù)社區(qū)

10個(gè)心率監(jiān)控裝置設(shè)計(jì)方案，包括電路圖原理圖等

　　心率監(jiān)控器是一款用于監(jiān)測(cè)人體心跳速率的器件。心率的單位是bpm(每分鐘心跳數(shù))。人體的心跳速率根據(jù)其日常身體活動(dòng)、睡眠和基本健康狀況的不同而有所差別。本文為大家介紹幾種心率計(jì)及心率監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)，供大家使用參考。　　基于EFM32TG840的便攜式心率計(jì)的設(shè)計(jì)方案　　在消費(fèi)電子領(lǐng)域，便攜式電子產(chǎn)品由于體積小、質(zhì)量輕的特點(diǎn)越來(lái)越受到消費(fèi)者的喜愛(ài)，已成為人們生活中不可缺少的部分。基于這個(gè)思路，我們?cè)O(shè)計(jì)了一款便攜式心率計(jì)，它可以替代用脈搏聽(tīng)診器等進(jìn)行測(cè)量的傳統(tǒng)方法，使用非常方便。　　一種便攜式單
關(guān)鍵字： FPGA VHDL

基于FPGA的數(shù)字式心率計(jì)系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

　　心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備，實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數(shù)在測(cè)量時(shí)都是必要的。　　測(cè)量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時(shí)間間隔內(nèi)計(jì)算R波(或脈搏波)的脈沖個(gè)數(shù)，然后將脈沖計(jì)數(shù)乘以一個(gè)適當(dāng)?shù)某?shù)測(cè)量心率的。這種方法的缺點(diǎn)是測(cè)量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測(cè)量相鄰R波之間的時(shí)間
關(guān)鍵字： FPGA 心率計(jì)

小梅哥和你一起深入學(xué)習(xí)FPGA之點(diǎn)亮LED燈（下）

　　七、測(cè)試平臺(tái)設(shè)計(jì) 　　本實(shí)驗(yàn)主要對(duì)LED的輸出和輸入與復(fù)位的關(guān)系進(jìn)行測(cè)試仿真，通過(guò)仿真，即可驗(yàn)證設(shè)計(jì)的正確性和合理性。相關(guān)testbench的代碼如下：　　以下是代碼片段：　　`timescale 1ns/1ns 　　module LED_Driver_tb; 　　reg Rst_n; 　　reg [3:0] Sig; 　　wire [3:0] Led; 　　LED_Driver 　　#( /*參數(shù)例化*/ 　　.Width (4) 　　) 　　LED_Driver_in
關(guān)鍵字： FPGA LED

小梅哥和你一起深入學(xué)習(xí)FPGA之點(diǎn)亮LED燈（上）

　　在之前更新的目錄里面，并沒(méi)有安排這個(gè)實(shí)驗(yàn)，第一個(gè)實(shí)驗(yàn)應(yīng)該是獨(dú)立按鍵的檢測(cè)與消抖。可是，當(dāng)小梅哥來(lái)做按鍵消抖的實(shí)驗(yàn)時(shí)，才發(fā)現(xiàn)沒(méi)有做基本的輸出設(shè)備，因此按鍵檢測(cè)的結(jié)果無(wú)法直觀的展示出來(lái)。也算是為后續(xù)實(shí)驗(yàn)做鋪墊吧，第一個(gè)實(shí)驗(yàn)就安排成了點(diǎn)亮LED燈。　　一、實(shí)驗(yàn)?zāi)康? 　　實(shí)現(xiàn)4個(gè)LED燈的亮滅控制　　二、實(shí)驗(yàn)原理　　LED燈的典型電路如下2-1所示，我們控制led燈的亮滅，實(shí)質(zhì)就是去控制FPGA的IO輸給LED負(fù)極一個(gè)低電平或者高電平。從圖中可知，我們給對(duì)應(yīng)的led負(fù)極上一個(gè)低電平，就會(huì)有對(duì)
關(guān)鍵字： FPGA LED

僅有16nm還不夠，Xilinx在下一代FPGA/SoC中加入多種猛料

　　2月底，Xilinx發(fā)布了下一代16nm產(chǎn)品特點(diǎn)的新聞：《Xilinx憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續(xù)遙遙領(lǐng)先》(http://butianyuan.cn/article/270122.htm)，大意是說(shuō)，Xilinx新的16nm FPGA和SoC中，將會(huì)采用新型存儲(chǔ)器UltraRAM, 3D晶體管(FinFET)和3D封裝，Zynq會(huì)出多處理器產(chǎn)品MPSoC，因此繼28nm和20nm之后，繼續(xù)在行業(yè)中保持領(lǐng)先，打破了業(yè)內(nèi)這樣的規(guī)則：Xilinx和競(jìng)爭(zhēng)對(duì)手在工藝上
關(guān)鍵字： Xilinx FPGA

電能質(zhì)量檢測(cè)與監(jiān)測(cè)分析終端設(shè)計(jì)匯總

　　電能質(zhì)量即電力系統(tǒng)中電能的質(zhì)量。理想的電能應(yīng)該是完美對(duì)稱的正弦波。一些因素會(huì)使波形偏離對(duì)稱正弦，由此便產(chǎn)生了電能質(zhì)量問(wèn)題。一方面我們研究存在哪些影響因素會(huì)導(dǎo)致電能質(zhì)量問(wèn)題，一方面我們研究這些因素會(huì)導(dǎo)致哪些方面的問(wèn)題，最后，我們要研究如何消除這些因素，從而最大程度上使電能接近正弦波。本文為您介紹電能質(zhì)量的檢測(cè)與分析儀器設(shè)計(jì)匯總。　　基于STM32和ATT7022C的電能質(zhì)量監(jiān)測(cè)終端的設(shè)計(jì) 　　本文以ARM STM32F103VE6和電表芯片ATT7022C為主構(gòu)建了電能質(zhì)量監(jiān)測(cè)終端,利用電表芯片A
關(guān)鍵字： ARM FPGA NiosⅡ

采用Nios的電能質(zhì)量監(jiān)測(cè)系統(tǒng)解決方案

　　在電力系統(tǒng)中，要實(shí)現(xiàn)對(duì)電能質(zhì)量各項(xiàng)參數(shù)的實(shí)時(shí)監(jiān)測(cè)和記錄，必須對(duì)電能進(jìn)行高速的采集和處理，尤其是針對(duì)電能質(zhì)量的各次諧波的分析和運(yùn)算，系統(tǒng)要完成大量運(yùn)算處理工作，同時(shí)系統(tǒng)還要實(shí)現(xiàn)和外部系統(tǒng)的通信、控制、人機(jī)接口等功能。而電能質(zhì)量監(jiān)測(cè)系統(tǒng)大多以微控制器或(與)DSP為核心的軟硬件平臺(tái)結(jié)構(gòu)以及相應(yīng)的設(shè)計(jì)開(kāi)發(fā)模式，存在著處理能力不足、可靠性差、更新?lián)Q代困難等弊端。本文將SoPC技術(shù)應(yīng)用到電力領(lǐng)域，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)?？蓪?shí)現(xiàn)對(duì)電能信號(hào)的采集、處理、存儲(chǔ)與顯示等功能，實(shí)現(xiàn)了實(shí)時(shí)系統(tǒng)的要求。
關(guān)鍵字： FPGA NiosⅡ

電能質(zhì)量監(jiān)測(cè)系統(tǒng)信號(hào)采集模塊控制器IP核設(shè)計(jì)

　　隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來(lái)越重要的作用。本文介紹的在電能質(zhì)量監(jiān)測(cè)系統(tǒng)中信號(hào)采集模塊控制器的 IP核，是采用硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)的。首先它是以ADS8364芯片為控制對(duì)象，結(jié)合實(shí)際電路，將6通道同步采樣的16位數(shù)據(jù)存儲(chǔ)到FIFO控制器。當(dāng)FIFO 控制器存儲(chǔ)一個(gè)周期的數(shù)據(jù)后，產(chǎn)生一個(gè)中斷信號(hào)，由PowerPC對(duì)其進(jìn)行高速讀取。這樣能夠減輕CPU的負(fù)擔(dān)，不需要頻繁地對(duì)6通道的采樣數(shù)據(jù)進(jìn)行讀取，節(jié)省了CPU運(yùn)算資源。　　1 ADS8364芯片的原理與具體應(yīng)用　
關(guān)鍵字： FPGA 信號(hào)采集

Xilinx將推出16nm的FPGA和SoC，融合存儲(chǔ)器、3D-on-3D和多處理SoC技術(shù)

　　賽靈思公司 (Xilinx+)日前宣布，其16nm UltraScale+? 系列FPGA、3D IC和MPSoC憑借新型存儲(chǔ)器、3D-on-3D和多處理SoC(MPSoC)技術(shù)，再次實(shí)現(xiàn)了領(lǐng)先的價(jià)值優(yōu)勢(shì)。此外，為實(shí)現(xiàn)更高的性能和集成度，UltraScale+系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC 和3D IC器件)，同時(shí)利用臺(tái)積電公
關(guān)鍵字：賽靈思 FPGA SoC UltraScale 201503

京微雅格將在 2015慕尼黑上海電子展演示多領(lǐng)域FPGA應(yīng)用方案

?????? 京微雅格(北京)科技有限公司(以下簡(jiǎn)稱“京微雅格”)宣布將參加 3月 17 日至 19 日在上海舉行的 2015慕尼黑上海電子展?；顒?dòng)期間，京微雅格將展示其FPGA產(chǎn)品在多個(gè)市場(chǎng)領(lǐng)域的應(yīng)用方案，包括消費(fèi)電子、智能家居、金融安全、機(jī)器人、物聯(lián)網(wǎng)、汽車電子等。京微雅格展位號(hào)為半導(dǎo)體E3館3646，誠(chéng)邀您蒞臨參觀。　　 ? 　　圖一：將在慕尼黑上海電子展期間現(xiàn)場(chǎng)展示的部分已量產(chǎn)芯片　　FP
關(guān)鍵字：京微雅格 FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之實(shí)驗(yàn)?zāi)夸?/a>

　　注：帶“ * ”的表示選做，實(shí)際中根據(jù)時(shí)間和精力決定　　基本外設(shè)的驅(qū)動(dòng)開(kāi)發(fā)：? 　　1. 獨(dú)立按鍵消抖檢測(cè)電路模塊; 　　2. 4*4矩陣鍵盤消抖檢測(cè)電路模塊; 　　3. 7段8位數(shù)碼管驅(qū)動(dòng)電路模塊;(直接FPGA驅(qū)動(dòng) 和外加74hc138譯碼器) 　　4. 二進(jìn)制轉(zhuǎn)BCD碼模塊設(shè)計(jì); 　　5. uart串口收發(fā)電路模塊;(verilog 和 VHDL) 　　6. IIC驅(qū)動(dòng)電路模塊;(暫時(shí)沒(méi)定，會(huì)給出個(gè)24L64的驅(qū)動(dòng)，也會(huì)開(kāi)發(fā)一個(gè)傳感器驅(qū)動(dòng)) 　　7.

關(guān)鍵字： FPGA 串口

小梅哥和你一起深入學(xué)習(xí)FPGA之規(guī)范約定

　　本規(guī)范主要是對(duì)設(shè)計(jì)流程、端口名稱、組織結(jié)構(gòu)、文檔編排進(jìn)行約定。本約定作用僅僅是為了使后期代碼設(shè)計(jì)和文檔編寫更加規(guī)范有序，方便自己和讀者閱讀，與公司的設(shè)計(jì)規(guī)范還差著十萬(wàn)八千里，因此，望大家萬(wàn)不可以小梅哥的規(guī)范作為標(biāo)準(zhǔn)。當(dāng)然，小梅哥在規(guī)范約定時(shí)，也會(huì)盡量參考華為verilog規(guī)范和至芯科技的文檔編寫規(guī)范力爭(zhēng)做到簡(jiǎn)潔通俗。　　規(guī)范約定之設(shè)計(jì)文檔基本結(jié)構(gòu) 　　為了將設(shè)計(jì)能夠清晰明了的介紹給大家，讓大家一看就懂，文檔編寫時(shí)會(huì)詳細(xì)包含以下內(nèi)容：　　一、實(shí)驗(yàn)?zāi)康? 　　二、實(shí)驗(yàn)原理　　三、硬件設(shè)
關(guān)鍵字： FPGA 狀態(tài)機(jī)

【從零開(kāi)始走進(jìn)FPGA】基于PLD的矩陣鍵盤狀態(tài)機(jī)控制

　　講過(guò)了獨(dú)立按鍵檢測(cè)，理所當(dāng)然應(yīng)該講講FPGA中矩陣鍵盤的應(yīng)用了。這個(gè)思維和電路在FPGA中有所不同，在此，在此做詳細(xì)解釋，Bingo用自己設(shè)計(jì)的成熟的代碼作為案例，希望對(duì)你有用。　　一、FPGA矩陣鍵盤電路圖　　在FPGA中的電路，與單片機(jī)雷同，如下所示：　　 ? 　　在上電默認(rèn)情況下，L[3:0] =4''b1，因?yàn)樯侠?.3V，而默認(rèn)情況下H.[3:0]為低電平;一旦有某一個(gè)按鍵被按下，便是是的該路電路流向該按鍵的H，是的L檢測(cè)不到電流。因此可以通過(guò)對(duì)每一行H輸出的
關(guān)鍵字： FPGA PLD

零基礎(chǔ)學(xué)FPGA（十六）testbench很重要，前仿真全過(guò)程筆記（下篇）

　　進(jìn)入波形仿真后點(diǎn)擊運(yùn)行按鈕即可出波形，下面我們來(lái)驗(yàn)證我們的cpu代碼是否正確　　大家先看兩個(gè)圖，等會(huì)小墨同學(xué)會(huì)結(jié)合這兩個(gè)圖給大家細(xì)細(xì)講解仿真過(guò)程　　 ? 　　 ? 　　 ? 　　我們先來(lái)看第一個(gè)過(guò)程　　 ? 　　上電后，cpu先從ROM中讀回兩個(gè)周期的數(shù)據(jù)，是從ROM的0地址開(kāi)始的，再對(duì)比我們之前定義好的ROM，數(shù)據(jù)讀取正確，讀回的數(shù)據(jù)的前三位是111，即指令碼JMP，后13位003c為地址碼，JMP指令是將讀回的數(shù)據(jù)
關(guān)鍵字： FPGA testbench

Xilinx：FPGA和SoC顛覆傳統(tǒng)控制

　　FPGA的特點(diǎn)是擅長(zhǎng)做信號(hào)的并行處理和硬件加速。Xilinx亞太區(qū)Zynq業(yè)務(wù)發(fā)展經(jīng)理羅霖認(rèn)為，在電機(jī)方面，由于現(xiàn)在中高端的機(jī)器人、數(shù)控機(jī)床等會(huì)用到六軸及以上的電機(jī)，這方面基本是FPGA一統(tǒng)天下。而三軸、四軸方案有時(shí)會(huì)看到x86、DSP和FPGA方案并存。　　圖1 機(jī)器人的智能控制示意圖　　中國(guó)現(xiàn)在四軸方案多一些，但是未來(lái)會(huì)向中高端去做。因?yàn)楝F(xiàn)在中國(guó)的電子元器件加工，食品飲料生產(chǎn)線、汽車生產(chǎn)線還主要靠采購(gòu)國(guó)外設(shè)備，未來(lái)會(huì)逐漸國(guó)產(chǎn)化。　　“針對(duì)工廠自動(dòng)化設(shè)備、高端數(shù)控機(jī)床、機(jī)
關(guān)鍵字： Xilinx FPGA

共6399條 129/427 |‹ « 127 128 129 130 131 132 133 134 135 136 » ›|

現(xiàn)場(chǎng)可編程門陣列（fpga）介紹

您好，目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門陣列（fpga）!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門陣列（fpga）的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門陣列（fpga）的朋友們分享。創(chuàng)建詞條