asic 文章進(jìn)入asic 技術(shù)社區(qū)

邁向先進(jìn)制程 PLD商機(jī)更加龐大

　　在過去的幾年間，整個半導(dǎo)體產(chǎn)業(yè)面臨著巨幅的衰退，然而，這個衰退現(xiàn)象卻為可編程邏輯組件(PLD)產(chǎn)業(yè)帶來了實質(zhì)的絕佳成長機(jī)會。雖然PLD公司之間的競爭仍然相當(dāng)激烈，但ASIC仍然是主要的競爭對手，如今，這種競爭現(xiàn)象已經(jīng)快速轉(zhuǎn)變?yōu)槭袌鰪?qiáng)烈喜好可編程解決方案的傾向。　　目前，以先進(jìn)制程來實行ASIC設(shè)計的成本，已經(jīng)約是十年前的三倍，面對這些開發(fā)成本的劇幅提升，許多ASIC設(shè)計師迫使必須仰賴具有合理的經(jīng)濟(jì)性、但在制程技術(shù)落后的方案。采用較舊的技術(shù)會有效能上的劣勢，例如將會限制住ASIC設(shè)計師在先進(jìn)設(shè)計中支
關(guān)鍵字： PLD ASIC

Xilinx的CEO談半導(dǎo)體業(yè)的進(jìn)步論

　　Xilinx的CEO Moshe Gavrielov在接受電子周刊的獨家系列釆訪時，談到從過去的12個月到未來semi工業(yè)面臨的挑戰(zhàn)與機(jī)會。　　從2009年開始過去半導(dǎo)體工業(yè)的那種類推模式的發(fā)展已不能適用于目前的半導(dǎo)體公司及未來的全球電子市場的生存需要。　　此次經(jīng)濟(jì)的下降周期加速了技術(shù)與貿(mào)易挑戰(zhàn)，同時由于產(chǎn)品可移動性和無限連結(jié)的市場需求，使得產(chǎn)品設(shè)計的復(fù)雜性和風(fēng)險度提高。所以要求設(shè)計公司必須提高產(chǎn)品進(jìn)入市場的精準(zhǔn)度，嚴(yán)格控制成本開支，尤其是在ASIC和ASSP電路設(shè)計中必須重視的工程費(fèi)用的不斷
關(guān)鍵字： Xilinx 半導(dǎo)體 ASIC

華虹NEC推出高效nvSOC產(chǎn)品原型平臺

　　世界領(lǐng)先的純晶圓代工廠之一，上海華虹NEC電子有限公司(以下簡稱“華虹NEC”)日前宣布成功推出nvSOC產(chǎn)品原型平臺，這一平臺的推出可以幫助客戶高效創(chuàng)建SOC和ASIC原型，大大縮短客戶SOC產(chǎn)品開發(fā)周期和減少設(shè)計風(fēng)險。　　nvSOC平臺的硬件主要由通用FPGA芯片和華虹NEC特有的平臺核心IP芯片構(gòu)成，其中平臺核心IP芯片是指集成了華虹NEC 某一種NVM(Non Volatile Memory, 包括Flash，EEPROM，OTP等)工藝平臺的NVM模塊和基礎(chǔ)模擬/
關(guān)鍵字：華虹NEC 晶圓代工 SOC ASIC

基于ASIC+FPGA的IPv6路由器PoS接口設(shè)計

　　IP over SDH(PoS)技術(shù)是通過SDH提供的高速傳輸通道直接傳送IP分組,它位于數(shù)據(jù)傳輸骨干網(wǎng),使用點到點協(xié)議PPP將IP數(shù)據(jù)包映射到SDH幀上,按各次群相應(yīng)的線速率進(jìn)行連續(xù)傳輸,其網(wǎng)絡(luò)主要由大容量的高端路由器經(jīng)由高速光
關(guān)鍵字： ASIC FPGA IPv6 PoS

基于ASIC設(shè)計的手工綜合研究

針對IC前端設(shè)計中的關(guān)鍵技術(shù)，即將寄存器傳輸級(RTL)描述的手工綜合成門級網(wǎng)表，通過人工參與的方式，運(yùn)用數(shù)字電路設(shè)計知識將行為級代碼用一些最基本的邏輯門(比如與非門、非門、或非門等)按照時應(yīng)的綜合電路模型得出其相應(yīng)的門級電路。在ASIC設(shè)計過程中運(yùn)用這種方法，不僅優(yōu)化電路的結(jié)構(gòu)，且能保證邏輯功能的正確性，同時可降低傳輸過程中的延遲，提高芯片設(shè)計的可靠性。因此，研究ASCI設(shè)計中的手工綜合具有重要的實用價值。
關(guān)鍵字： ASIC

Open-Silicon、MIPS和Virage Logic共同完成ASIC處理器設(shè)計

　　Open-Silicon、業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)與內(nèi)核領(lǐng)導(dǎo)廠商 MIPS 科技公司和Virage Logic 三家公司共同宣布，已成功開發(fā)一款測試芯片，充分展現(xiàn)出構(gòu)建高性能處理器系統(tǒng)的業(yè)界領(lǐng)先技術(shù)。該處理器測試芯片實現(xiàn)了1.1GHz的頻率速度，成功通過了65nm 芯片測試，使其成為65nm ASIC 中最快的處理器之一。同時，后續(xù)40nm器件的開發(fā)工作也已經(jīng)開始進(jìn)行，目標(biāo)是超過2.5GHz頻率，并提供超過5000 DMIPS的性能。這項開發(fā)計劃采用了Open-Silicon的CoreMAXTM技術(shù)，以及超
關(guān)鍵字： MIPS ASIC 測試芯片 65nm 40nm

視頻監(jiān)控智能化趨勢走強(qiáng)，應(yīng)用方案誰主浮沉？

近些年，隨著全球安全意識提升，視頻監(jiān)控市場不斷增長。盡管全球經(jīng)濟(jì)危機(jī)導(dǎo)致許多行業(yè)發(fā)展受阻，但ABIResear...
關(guān)鍵字： FPGA 視頻監(jiān)控 DSP ASIC

賽普拉斯和Cytech Global 簽訂分銷特許協(xié)議

　　賽普拉斯半導(dǎo)體公司日前宣布Cytech Global 公司將在印度和東南亞國家銷售賽普拉斯全部專屬和可編程解決方案。Cytech的母公司Macnica與賽普拉斯在日本具有長期成功的合作伙伴關(guān)系。近來，Macnica 香港公司(Macnica 的子公司)開始在中國銷售賽普拉斯產(chǎn)品。雙方的合作協(xié)議即刻生效。　　Cytech在亞太區(qū)的“需求創(chuàng)造引擎”擁有16個辦事處，超過200名雇員。其銷售隊伍技術(shù)背景深厚，能在整個設(shè)計過程中給與客戶大力協(xié)助。此外，該公司在銷售可編程和專屬解決方
關(guān)鍵字：賽普拉斯 PSoC ASIC

ADI推出新型微處理器監(jiān)控IC

　　ADI最新推出用于監(jiān)控手持式工業(yè)設(shè)備、電信設(shè)備和其它便攜式應(yīng)用中的欠壓狀況的新型微處理器監(jiān)控電路，擴(kuò)充了其監(jiān)控 IC 系列。ADM6326 、ADM6328、ADM6346? 和 ADM6348? 監(jiān)控電路只需500nA 的超低供電電流，從而延長了移動裝置的電池續(xù)航時間。這些新型電路可為 DSP、ASIC、FPGA 和其它處理器電源的精密監(jiān)控提供低功耗選擇方案，以檢測可能導(dǎo)致系統(tǒng)故障的欠壓狀況。這些監(jiān)控 IC 可以監(jiān)控2.5V、3V、3.3V 和5V 電壓軌。ADM6326、ADM
關(guān)鍵字： ADI 監(jiān)控電路監(jiān)控IC DSP ASIC FPGA

FPGA平臺漸成系統(tǒng)核心

　　今天，F(xiàn)PGA已經(jīng)被應(yīng)用于系統(tǒng)的核心。無論是用來完成關(guān)鍵功能還是直接作為系統(tǒng)核心，今天的FPGA所提供的性能、功耗和容量都已經(jīng)達(dá)到甚至超過此前ASIC或ASSP的水平。　　25年前，賽靈思公司共同創(chuàng)始人之一 Ross Freeman發(fā)明了FPGA(現(xiàn)場可編　　程門陣列)，僅憑一項專利，Ross就激發(fā)了一個行業(yè)的創(chuàng)新熱情。　　很多電子設(shè)計師認(rèn)為，F(xiàn)GPA將是21世紀(jì)最重要的集成電路技術(shù)之一，而傳統(tǒng)門陣列和結(jié)構(gòu)陣列技術(shù)將退居到特殊的大批量應(yīng)用。在FPGA誕生之初，可編程邏輯主要用于系統(tǒng)外圍，作
關(guān)鍵字：賽靈思 FPGA ASIC ASSP

SoC原型驗證領(lǐng)域FPGA應(yīng)用逐年增加

　　近幾年來，F(xiàn)PGA在驗證SoC設(shè)計上的應(yīng)用發(fā)展非常迅速，這是因為隨著半導(dǎo)體設(shè)計、制造工藝越來越先進(jìn)，SoC、ASIC設(shè)計的規(guī)模變得越來越大，只采用傳統(tǒng)軟件仿真的方式，已經(jīng)不能夠充分地驗證功能。另外，大量的前期軟件開發(fā)也需要一個接近SoC、ASIC設(shè)計的硬件原型。而采用FPGA來模擬芯片設(shè)計的原型，已被證明是最有效、最經(jīng)濟(jì)的方式。目前，用于 SoC原型驗證的FPGA銷售額已增加到整個FPGA銷售的7%～9%，相信這一比例還將逐年提高。　　SoC原型應(yīng)用對FPGA有一定的需求。比如規(guī)模通常需要比較大，
關(guān)鍵字： FPGA SoC ASIC

PLD產(chǎn)業(yè)市場持續(xù)擴(kuò)大加速替代ASIC

　　雖然PLD公司之間的競爭一直非常激烈，但ASIC仍然是我們主要的競爭對手。而競爭的結(jié)果是客戶趨向于使用可編程解決方案。相信PLD產(chǎn)業(yè)會持續(xù)擴(kuò)大市場份額，加速替代ASIC。　　在過去幾年中，半導(dǎo)體產(chǎn)業(yè)整體上經(jīng)歷了明顯的衰退。而這一衰退對于可編程邏輯器件(PLD)行業(yè)來講實際上卻是很好的發(fā)展機(jī)會。雖然PLD公司之間的競爭一直非常激烈，但ASIC(專用集成電路)仍然是我們主要的競爭對手。而競爭的結(jié)果是客戶趨向于使用可編程解決方案。　　相對于10年前，目前采用前沿技術(shù)實現(xiàn)一個ASIC設(shè)計的成本幾乎翻了
關(guān)鍵字： PLD ASIC FPGA 40nm

FPGA為測試測量儀器帶來獨特性能

　　電子行業(yè)的設(shè)計工程師，在很多應(yīng)用領(lǐng)域包括通信、國防、醫(yī)療和教育等等，都在使用FPGA。在調(diào)試FPGA電路的時候，他們可能不知道，安捷倫的測量儀器本身也使用了FPGA技術(shù)，并且和FPGA供應(yīng)商在研發(fā)領(lǐng)域深入合作，甚至分享一些IP(知識產(chǎn)權(quán))，雙方從測量和調(diào)試的角度積累了大量的經(jīng)驗。實際的設(shè)計往往會綜合使用FPGA和ASIC(專用芯片)來達(dá)到最佳效果，安捷倫在其示波器、邏輯分析儀、脈沖源、誤碼儀等產(chǎn)品中，正是采用這樣的綜合設(shè)計。　　世上沒有完美的儀器，其設(shè)計總是在某一方面優(yōu)化、在某些方面作出妥協(xié)。以基
關(guān)鍵字：安捷倫 FPGA ASIC

愛特梅爾推出SiliconCity柔性架構(gòu)

　　愛特梅爾公司 (Atmel® Corporation)宣布推出用于90nm SiliconCity ASIC開發(fā)的全新定制架構(gòu)，可為客戶提供最高每平方毫米350,000門電路數(shù)目，達(dá)到標(biāo)準(zhǔn)單元ASIC的門密度范圍。SiliconCity柔性架構(gòu)可讓設(shè)計人員針對多種產(chǎn)品變化型款，創(chuàng)建獨特的基礎(chǔ)晶圓架構(gòu)，同時通過設(shè)計復(fù)用大幅縮短客戶的設(shè)計時間，減少非經(jīng)常性工程(NRE)成本，并降低開發(fā)風(fēng)險。　　使用SiliconCity柔性架構(gòu)開發(fā)ASIC，可以降低掩模成本，提高上市速度。愛特梅爾公司北美AS
關(guān)鍵字： Atmel ASIC 90nm SiliconCity AVR

LAN芯片市場前景分析

　　2003年開始，全球經(jīng)濟(jì)逐漸由谷底緩慢回升，不僅歐美日三大經(jīng)濟(jì)體的經(jīng)濟(jì)成長率開始出現(xiàn)溫和的增長，代表企業(yè)及一般消費(fèi)民眾對市場信心看法的PMI指數(shù)和消費(fèi)者信心指數(shù)(CCI)表現(xiàn)自2004年開始亦逐步改善。不過，現(xiàn)階段全球市場改善的原因卻來自于企業(yè)生產(chǎn)成本的降低而非生產(chǎn)力的提升，在企業(yè)未來仍將以增加營運(yùn)效能、提升生產(chǎn)力和降低營運(yùn)成本的投資前提下，企業(yè)對于數(shù)據(jù)網(wǎng)絡(luò)設(shè)備的投資意向在現(xiàn)在亦有明顯的改善。這里我們針對GigabitEthernet產(chǎn)品升級浪潮、設(shè)備業(yè)商采用ASSP比重等角度，來進(jìn)行全球有線局域網(wǎng)絡(luò)
關(guān)鍵字： Nortel LAN ASIC

共512條 18/35 |‹ « 16 17 18 19 20 21 22 23 24 25 » ›|

asic 介紹

ASIC(Application Specific Integrated Circuit)是專用集成電路。目前，在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點。 ASIC分 [ 查看詳細(xì) ]