asic-to-fpga 文章 進入asic-to-fpga技術(shù)社區(qū)
基于DSP和FPGA的紅外信息數(shù)據(jù)處理系統(tǒng)
- 現(xiàn)代空戰(zhàn)中,光電對抗裝備在戰(zhàn)爭中扮演著重要的角色,而紅外偵測與跟蹤系統(tǒng)由于采用的無源探測技術(shù),因此與雷達等主動探測系統(tǒng)相比具有隱身性強、抗干擾能力好和小型化程度高等優(yōu)點,受到業(yè)內(nèi)的關(guān)注。新一代紅外成像導引系統(tǒng)須具備高精度、處理速度快、實時性強且反應時間短等特點,這便要求圖像處理計算機能滿足圖像處理中大數(shù)據(jù)量、復雜運算、實時性強、高傳輸率和穩(wěn)定可靠等要求。文中從工作原理、硬件及軟件3個方面介紹了基于DSP和FPGA芯片的紅外信息數(shù)據(jù)處理系統(tǒng)設計方法。 1紅外制導控制系統(tǒng)硬件總體設計 紅外信息
- 關(guān)鍵字: DSP FPGA
基于FPGA的圖像實時處理系統(tǒng)設計
- 由于現(xiàn)場實時測量的需要,機器視覺技術(shù)越來越多地借助硬件來完成,如DSP芯片、專用圖像信號處理卡等。但是,DSP做圖像處理也面臨著由于數(shù)據(jù)存儲與處理量大,導致處理速度較慢,系統(tǒng)實時性較差的問題。本文將FPGA的IP核內(nèi)置緩存模塊和乒乓讀寫結(jié)構(gòu)相結(jié)合,實現(xiàn)了圖像數(shù)據(jù)的緩存與提取,節(jié)省了存儲芯片所占用的片上空間,并且利用圖像預處理重復率高,但算法相對簡單的特點和FPGA數(shù)據(jù)并行處理,結(jié)合流水線的結(jié)構(gòu),大大縮短了圖像預處理的時間,解決了圖像處理實時性差的問題。 1系統(tǒng)架構(gòu)和流程簡介 本系統(tǒng)采用了F
- 關(guān)鍵字: FPGA DSP
雷達信號處理:FPGA還是GPU?
- FPGA和CPU一直是雷達信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理,CPU用于后端處理。隨著雷達系統(tǒng)的處理能力越來越強,越來越復雜,對信息處理的需求也急劇增長。為此,F(xiàn)PGA不斷在提高處理能力和吞吐量,CPU也在發(fā)展以滿足下一代雷達的信號處理性能需求。這種努力發(fā)展的趨勢導致越來越多的使用CPU加速器,如圖形處理單元(GPU)等,以支持較重的處理負載。 本文對比了FPGA和GPU浮點性能和設計流程。最近幾年,GPU已經(jīng)不僅能完成圖形處理功能,而且成為強大的浮點處理平臺,被稱之為GP-
- 關(guān)鍵字: FPGA GPU
基于FPGA 的太陽能并網(wǎng)逆變器的研究
- 系統(tǒng)概述 新能源發(fā)電成為21世紀解決能源危機的必經(jīng)出路,光伏發(fā)電、風電、核電等新能源發(fā)電是目前新能源發(fā)電研究的幾大方向。這幾種新能源各有各的特點,我們選擇了最靠近我們的光伏發(fā)電作為研究出發(fā)點。 目前光伏發(fā)電并網(wǎng)技術(shù)的研究愈加深入成熟,而關(guān)于光伏發(fā)電技術(shù)的具體應用環(huán)節(jié)還是有著許多發(fā)揮余地。光伏發(fā)電的優(yōu)點是清潔安全、分布相對較為均勻、可持續(xù)利用。同時光伏發(fā)電也存在自己的問題,其中一個很重要的問題是光伏發(fā)電需要做的是收集輻射到地表的太陽能,這個環(huán)節(jié)需要占用大量的空間,這個問題使光伏發(fā)電的應用有著
- 關(guān)鍵字: FPGA 逆變器
混合信號IC──復雜電源管理組件的設計挑戰(zhàn)及解決方案
- 隨著系統(tǒng)內(nèi)電源數(shù)量的增多,為了確保其安全、經(jīng)濟、持續(xù)和正常的工作,對電源軌進行監(jiān)測和控制變得非常重要,特別是在使用微處理器時。確定電壓軌是否處于工作范圍內(nèi),以及該電壓相對于其它電壓軌是否按照正確的時序上電或斷電,這些對于系統(tǒng)執(zhí)行的可靠性和安全性來說都是至關(guān)重要的。例如FPGA,在向組件提供5V I/O(輸入/輸出)電壓之前,必須先施加3.3V的核心電壓,并持續(xù)至少20ms,以避免組件上電時受到損壞。對于系統(tǒng)的可靠性來說,滿足這樣的時序要求就像要保證組件在規(guī)定的電源電壓和溫度范圍內(nèi)工作一樣至關(guān)重要。
- 關(guān)鍵字: FPGA DSP
混合信號FPGA實現(xiàn)真正單芯片SOC
- 要實現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O計理由很簡單,因為這樣就能將材料成本、部件庫存及電路板面積減至最低。另外,相較于多芯片解決方案,單芯片方案的功耗也較低,同時也有助于提高對知識產(chǎn)權(quán)的保護。如果一項設計功能的精髓能夠深植于單一芯片上,將會大大增加第三方取得這項設計的困難度。 單芯片系統(tǒng)對嵌入式系統(tǒng)設計師來說,往往會隨著其面對的不同的系統(tǒng)設計而各有不同。例如,在龐大的娛樂或通信消費產(chǎn)品市場中,SoC意味著一顆具有數(shù)百萬邏輯門的集成電路(IC),其中包含許多大型定制邏輯模塊,并有將芯片的數(shù)字處
- 關(guān)鍵字: FPGA SOC
Mentor Graphics 宣布推出旨在提升測試平臺效率的 EZ-VIP 包
- Mentor Graphics公司今天宣布即時推出 EZ-VIP 效率包。該效率包面向使用 Questa® Verification IP (QVIP) 的 ASIC 和 FPGA 驗證團隊,可將創(chuàng)建、實例化、配置和連接 QVIP 測試平臺的時間縮短 5 倍以上,從而顯著提高效率。這就意味著,驗證團隊可以將更多的時間花在 QVIP 上,以驗證他們的設計在功能上是否正確。 EZ-VIP 包由 QVIP 配置軟件、一個 VIP 調(diào)通服務包和一個全新的 EZ-VIP API 組成。其中,QVI
- 關(guān)鍵字: Mentor Graphics FPGA
Altera宣布Stratix 10的創(chuàng)新全面刷新高端FPGA和SoC業(yè)界性能指標記錄
- Altera公司今天發(fā)布其Stratix® 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細節(jié),這一下一代高端可編程邏輯器件在性能、集成度、密度和安全特性方面實現(xiàn)全面突破,勢必將云時代的網(wǎng)絡通信技術(shù)推向又一個巔峰。 Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex™ FPGA架構(gòu),由Intel® 14 nm三柵極工藝技術(shù)制造,內(nèi)核性能是前一代FPGA的2倍。業(yè)界性能最好、密度最高、具有先進的嵌入式處理功能的FPGA與GPU級別浮點計算性能和異構(gòu)
- 關(guān)鍵字: Altera FPGA
FPGA開發(fā)外設子板模塊電路設計詳解
- FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA的開發(fā)相對于傳統(tǒng)PC、單片機的開發(fā)有很大不同。FPGA以并行運算為主,以硬件描述語言來實現(xiàn);相比于PC或單片機(無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu))的順序操作有很大區(qū)別,也造成了FPGA開發(fā)入門較難。目前國內(nèi)有專
- 關(guān)鍵字: FPGA A/D
基于FPGA的915MHz射頻讀卡器設計
- 射頻識別(RFID)技術(shù)是一種非接觸式的自動識別技術(shù),通過射頻信號自動識別目標對象并獲取相關(guān)信息。通常RFID系統(tǒng)主要由應用軟件、射頻卡以及讀卡器三部分構(gòu)成[1]。相對于低頻段的RFID系統(tǒng),工作在860 MHz~960 MHz的超高頻段(UHF)RFID系統(tǒng)有著讀取距離遠、閱讀速度快等優(yōu)點,是目前國際上RFID技術(shù)發(fā)展的熱點[2]。讀卡器的設計是RFID系統(tǒng)設計中的關(guān)鍵部分,設計方案有很多種。FPGA[3]具有開發(fā)簡單、靜態(tài)可重復編程和動態(tài)在線編程的特點,已經(jīng)成為當今應用最廣泛的可編程專用集成電路。
- 關(guān)鍵字: FPGA 讀卡器
FPGA的系統(tǒng)架構(gòu)組成和器件互聯(lián)問題
- 通常來講,“一個好漢三個幫”,一個完整的嵌入式系統(tǒng)中由單獨一個FPGA使用的情況較少。通常由多個器件組合完成,例如由一個FPGA+CPU來構(gòu)成。通常為一個FPGA+ARM,ARM負責軟件配置管理,界面輸入外設操作等操作,F(xiàn)PGA負責大數(shù)據(jù)量運算,可以看做CPU的專用協(xié)處理器來使用,也常會用于擴展外部接口。常用的有ARM+FPGA,DSP+FPGA,或者網(wǎng)絡處理器+FPGA等種種架構(gòu)形式,這些架構(gòu)形式構(gòu)成整個高速嵌入式設備的處理形態(tài)。 不得不說的是,隨著技術(shù)的進步,現(xiàn)在CP
- 關(guān)鍵字: ARM FPGA
asic-to-fpga介紹
您好,目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473