asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區(qū)

Altera經(jīng)過(guò)認(rèn)證的28 nm FPGA、SoC和工具流加速I(mǎi)EC 61508兼容設(shè)計(jì)

　　Altera公司(NASDAQ: ALTR)今天宣布，為使用Altera現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，使得支持IEC 61508的安全完整性等級(jí)3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。　　在工業(yè)安全強(qiáng)制要求下，工業(yè)設(shè)備必須經(jīng)過(guò)認(rèn)證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿(mǎn)足工業(yè)標(biāo)準(zhǔn)安全指南。一般而言，這類(lèi)產(chǎn)品必
關(guān)鍵字： Altera FPGA

Altera經(jīng)過(guò)認(rèn)證的28 nm FPGA、SoC和工具流加速I(mǎi)EC 61508兼容設(shè)計(jì)

　　Altera公司今天宣布，為使用Altera現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，使得支持IEC 61508的安全完整性等級(jí)3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。　　在工業(yè)安全強(qiáng)制要求下，工業(yè)設(shè)備必須經(jīng)過(guò)認(rèn)證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿(mǎn)足工業(yè)標(biāo)準(zhǔn)安全指南。一般而言，這類(lèi)產(chǎn)品必須符合IEC 61508
關(guān)鍵字： Altera FPGA

易于工程實(shí)現(xiàn)的脈沖信號(hào)實(shí)時(shí)測(cè)頻算法

　　脈沖信號(hào)是現(xiàn)代雷達(dá)主要采用的信號(hào)形式，脈沖信號(hào)頻率測(cè)量是雷達(dá)偵察中不可或缺的環(huán)節(jié)，對(duì)雷達(dá)對(duì)抗起著重要的作用。數(shù)字化處理是雷達(dá)對(duì)抗系統(tǒng)發(fā)展的趨勢(shì)之一，常用的數(shù)字測(cè)頻方法包括過(guò)零點(diǎn)檢測(cè)法、相位差分法、快速傅里葉變換( FFT)法和現(xiàn)代譜估計(jì)法。其中FFT法工程可實(shí)現(xiàn)性強(qiáng)，實(shí)時(shí)性好，且適用于寬帶偵收，因此在工程中得到廣泛應(yīng)用。　　本文以時(shí)寬較短( 0. 2～1μs)的正弦波脈沖信號(hào)為研究對(duì)象，分析了傳統(tǒng)FFT測(cè)頻法的不足之處，從工程應(yīng)用角度分析了提高測(cè)頻精度的改進(jìn)方法，并提出了基于FPGA的全數(shù)字
關(guān)鍵字：脈沖信號(hào) FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼鐘（上）

　　一、實(shí)驗(yàn)?zāi)康? 　　實(shí)現(xiàn)數(shù)碼時(shí)鐘的功能，要求能夠進(jìn)行24時(shí)制時(shí)、分、秒的顯示，并能夠通過(guò)按鍵調(diào)整時(shí)間。　　二、實(shí)驗(yàn)原理　　通過(guò)對(duì)系統(tǒng)時(shí)鐘進(jìn)行計(jì)數(shù)，獲得1S的標(biāo)準(zhǔn)信號(hào)，再以該信號(hào)為基礎(chǔ)，進(jìn)行時(shí)、分、秒的計(jì)數(shù)，通過(guò)數(shù)碼管將該計(jì)數(shù)值顯示出來(lái)，即可實(shí)現(xiàn)數(shù)字鐘的功能。同時(shí)可以使用獨(dú)立按鍵對(duì)時(shí)、分、秒計(jì)數(shù)器的初始值進(jìn)行設(shè)置，即可實(shí)現(xiàn)時(shí)間的設(shè)定。　　三、硬件設(shè)計(jì) 　　本實(shí)驗(yàn)硬件電路簡(jiǎn)單，用到了8個(gè)數(shù)碼管和4個(gè)獨(dú)立按鍵。硬件電路如下：　　　　圖3-1 數(shù)字鐘電路　　
關(guān)鍵字： FPGA 數(shù)碼鐘

14篇EMI（電磁干擾）的實(shí)際應(yīng)用案例和技術(shù)文獻(xiàn)

　　電磁干擾(Electromagnetic Interference 簡(jiǎn)稱(chēng)EMI)，直譯是電磁干擾。這是合成詞，我們應(yīng)該分別考慮"電磁"和"干擾"。是指電磁波與電子元件作用后而產(chǎn)生的干擾現(xiàn)象，有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過(guò)導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)耦合(干擾)到另一個(gè)電網(wǎng)絡(luò)。　　電源技巧：一個(gè)小小的疏忽就會(huì)毀掉EMI性能　　來(lái)自離線開(kāi)關(guān)電源開(kāi)關(guān)節(jié)點(diǎn)的100fF電容會(huì)導(dǎo)致超出規(guī)范要求的EMI簽名。這種電容量只需寄生元件便可輕松實(shí)現(xiàn)，例如對(duì)漏極連
關(guān)鍵字： FPGA SMPS

駿龍推出Altera MAX 10 FPGA的物聯(lián)網(wǎng)開(kāi)發(fā)套件和電機(jī)驅(qū)動(dòng)方案

　　近日，技術(shù)分銷(xiāo)商駿龍科技公司發(fā)布了基于Altera MAX 10的“Mpression Odyssey(奧德賽)”物聯(lián)網(wǎng)開(kāi)發(fā)套件和電機(jī)驅(qū)動(dòng)方案?！　AX 10 FPGA是Altera新的第10代產(chǎn)品成員之一(注：其他第10代產(chǎn)品是Arria 10和Stratix 10)，采用55nm臺(tái)積電工藝制造。MAX10的定位介于CPLD(例如Altera的MAX V系列)與FPGA(例如Altera的低端FPGA—Cyclone V)之間，相比CPLD增加了Flash(閃存);相比Cyclone V缺少收發(fā)器
關(guān)鍵字：駿龍 FPGA MCU 物聯(lián)網(wǎng) 201505

基于FPGA的通用數(shù)控分頻器的設(shè)計(jì)與實(shí)現(xiàn)

　　本文首先介紹了各種分頻器的實(shí)現(xiàn)原理，并在FPGA開(kāi)發(fā)平臺(tái)上通過(guò)VHDL文本輸入和原理圖輸入相結(jié)合的方式，編程給出了仿真結(jié)果。最后通過(guò)對(duì)各種分頻的分析，利用層次化設(shè)計(jì)思想，綜合設(shè)計(jì)出了一種基于FPGA的通用數(shù)控分頻器，通過(guò)對(duì)可控端口的調(diào)節(jié)就能夠?qū)崿F(xiàn)不同倍數(shù)及占空比的分頻器。　　1.引言　　分頻器是數(shù)字系統(tǒng)中非常重要的模塊之一，被廣泛應(yīng)用于各種控制電路中。在實(shí)際中，設(shè)計(jì)人員往往需要將一個(gè)標(biāo)準(zhǔn)的頻率源通過(guò)分頻技術(shù)以滿(mǎn)足不同的需求。常見(jiàn)的分頻形式主要有：偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻、小數(shù)分頻、分?jǐn)?shù)分
關(guān)鍵字： FPGA 分頻器

9種常見(jiàn)導(dǎo)航系統(tǒng)的設(shè)計(jì)，軟硬件協(xié)同

　　常見(jiàn)的GPS導(dǎo)航系統(tǒng)一般分為五種形式：手機(jī)式、PDA式、多媒體式、車(chē)載式、筆記本式。隨著智能手機(jī)的普及和PDA功能的手機(jī)化，前三種形式開(kāi)始出現(xiàn)交叉。而車(chē)載式除了前面提到的與CD機(jī)頭集成在一起的產(chǎn)品外，許多車(chē)型原車(chē)自帶的GPS也屬于這種類(lèi)型。而筆記本式產(chǎn)品在使用便捷性上受到一定的限制，除了一些發(fā)燒友外，很少有人將其用于汽車(chē)導(dǎo)航。　　基于MCU的室外移動(dòng)機(jī)器人組合導(dǎo)航定位系統(tǒng) 　　本文以低功耗MSP430F149為核心，設(shè)計(jì)了能夠同時(shí)實(shí)現(xiàn)衛(wèi)星導(dǎo)航(GNSS)接收機(jī)、慣性測(cè)量單元(IMU)、氣壓高度等
關(guān)鍵字： FPGA GPS

電子產(chǎn)品設(shè)計(jì)初期的EMC設(shè)計(jì)考慮

　　隨著產(chǎn)品復(fù)雜性和密集度的提高以及設(shè)計(jì)周期的不斷縮短，在設(shè)計(jì)周期的后期解決電磁兼容性(EMC)問(wèn)題變得越來(lái)越不切合實(shí)際。在較高的頻率下，你通常用來(lái)計(jì)算EMC的經(jīng)驗(yàn)法則不再適用，而且你還可能容易誤用這些經(jīng)驗(yàn)法則。結(jié)果，70% ~ 90%的新設(shè)計(jì)都沒(méi)有通過(guò)第一次EMC測(cè)試，從而使后期重設(shè)計(jì)成本很高，如果制造商延誤產(chǎn)品發(fā)貨日期，損失的銷(xiāo)售費(fèi)用就更大。為了以低得多的成本確定并解決問(wèn)題，設(shè)計(jì)師應(yīng)該考慮在設(shè)計(jì)過(guò)程中及早采用協(xié)作式的、基于概念分析的EMC仿真。　　較高的時(shí)鐘速率會(huì)加大滿(mǎn)足電磁兼容性需求的難度。在千
關(guān)鍵字： EMC ASIC

美高森美發(fā)布高性能 SmartFusion2 SoC FPGA雙軸電機(jī)控制套件

　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布提供帶有模塊化電機(jī)控制IP集和參考設(shè)計(jì)的SmartFusion2™ SoC FPGA雙軸電機(jī)控制套件。這款套件使用單一SoC FPGA器件來(lái)簡(jiǎn)化電機(jī)控制設(shè)計(jì)，可加快上市速度并可擴(kuò)展用于工業(yè)、航空航天和國(guó)防等多個(gè)行業(yè)，典型應(yīng)用包括工廠和過(guò)程自動(dòng)化、機(jī)器人、運(yùn)輸、航空電子和國(guó)防電機(jī)控制平臺(tái)。這款SoC器件集成了多個(gè)系統(tǒng)功能，有助于降低總體運(yùn)營(yíng)成本。　　Sma
關(guān)鍵字： Microsemi FPGA

迎接可穿戴設(shè)備時(shí)代的設(shè)計(jì)挑戰(zhàn)

　　可穿戴電子設(shè)備對(duì)設(shè)計(jì)工程師提出了前所未有的挑戰(zhàn)—設(shè)計(jì)工程師需要在沒(méi)有專(zhuān)用芯片組或標(biāo)準(zhǔn)化架構(gòu)的情況下創(chuàng)建智能、緊湊和多功能的產(chǎn)品。由于專(zhuān)用芯片組(標(biāo)準(zhǔn)化架構(gòu))的缺失，設(shè)計(jì)工程師需要在可穿戴產(chǎn)品中使用為移動(dòng)和手持應(yīng)用設(shè)計(jì)的器件和互連技術(shù)。　　如何在兩個(gè)不相關(guān)的器件之間實(shí)現(xiàn)數(shù)字與模擬“鴻溝”的橋接是一個(gè)不小的設(shè)計(jì)挑戰(zhàn)，而這對(duì)于有嚴(yán)格空間和功耗限制的可穿戴設(shè)備來(lái)說(shuō)更是難上加難。同時(shí)，發(fā)展迅速的市場(chǎng)要求設(shè)計(jì)工程師緊跟消費(fèi)者不斷變化的需求，快速升級(jí)現(xiàn)有產(chǎn)品的功能并推出全新的
關(guān)鍵字：可穿戴設(shè)備 ASIC

LEON處理器的開(kāi)發(fā)應(yīng)用技術(shù)文獻(xiàn)及案例匯總

　　LEON是一款32位RISC處理器，支持SPARC V8指令集，由歐洲航天總局旗下的Gaisler Research開(kāi)發(fā)、維護(hù)，目的是擺脫歐空局對(duì)美國(guó)航天級(jí)處理器的依賴(lài)。LEON的主要產(chǎn)品線包括Leon2、Leon3、Leon4。　　LEON3開(kāi)源軟核處理器動(dòng)態(tài)圖像邊緣檢測(cè)SoC設(shè)計(jì) 　　本文采用局部熵邊緣檢測(cè)算法，將圖像采集，邊緣檢測(cè)和圖像顯示三個(gè)部分封裝設(shè)計(jì)為IP(Intellectual Property)核，通過(guò)AMBA APB總線嵌入到LEON3的經(jīng)典SoC架構(gòu)中。實(shí)現(xiàn)了多路數(shù)據(jù)并行處
關(guān)鍵字： ASIC SPARC

LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真

　　采用免費(fèi)軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒，選擇先在FPGA開(kāi)發(fā)板上建立基于LEON2處理器的一個(gè)原型，通過(guò)這個(gè)原型對(duì)硬件性能進(jìn)行仿真，并且還可以在線修改程序，這樣就很容易驗(yàn)證系統(tǒng)的性能，加速軟件開(kāi)發(fā)調(diào)試流程。經(jīng)過(guò)在FPGA開(kāi)發(fā)板上的仿真，對(duì)基于LEON2的系統(tǒng)測(cè)試取得了預(yù)期的效果。　　0 引言　　近年來(lái)，隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展，新型數(shù)字機(jī)頂盒可以有效利用我國(guó)巨大的有線電視網(wǎng)絡(luò)資源，完成視頻點(diǎn)播、
關(guān)鍵字： LEON2 FPGA

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

　　引言　　嵌入式系統(tǒng)的硬件通常包括CPU、存儲(chǔ)器和各種外設(shè)器件，其中CPU是系統(tǒng)的核心，其重要性不言而喻。隨著FPGA和SOPC技術(shù)的發(fā)展，基于FPGA的嵌入式系統(tǒng)與傳統(tǒng)的嵌入式系統(tǒng)相比，具有設(shè)計(jì)周期短、設(shè)計(jì)風(fēng)險(xiǎn)和設(shè)計(jì)成本低、集成度高、靈活性大、維護(hù)和升級(jí)方便、硬件缺陷修復(fù)等優(yōu)點(diǎn)?；贔PGA的嵌入式系統(tǒng)設(shè)計(jì)技術(shù)和市場(chǎng)逐漸成熟，使得嵌入式CPU軟核(如Xilinx公司推出的MicroBlaze、Altera公司的Nios、歐空局開(kāi)發(fā)的Leon3軟核等)的大量應(yīng)用成為可能。　　Virtex系列FP
關(guān)鍵字： FPGA SelectMap

基于DSP與FPGA的機(jī)器人聲控系統(tǒng)設(shè)計(jì)方案

　　1 引言　　機(jī)器人聽(tīng)覺(jué)系統(tǒng)主要是對(duì)人的聲音進(jìn)行語(yǔ)音識(shí)別并做出判斷，然后輸出相應(yīng)的動(dòng)作指令控制頭部和手臂的動(dòng)作，傳統(tǒng)的機(jī)器人聽(tīng)覺(jué)系統(tǒng)一般是以PC機(jī)為平臺(tái)對(duì)機(jī)器人進(jìn)行控制，其特點(diǎn)是用一臺(tái)計(jì)算機(jī)作為機(jī)器人的信息處理核心通過(guò)接口電路對(duì)機(jī)器人進(jìn)行控制，雖然處理能力比較強(qiáng)大，語(yǔ)音庫(kù)比較完備，系統(tǒng)更新以及功能拓展比較容易，但是比較笨重，不利于機(jī)器人的小型化和復(fù)雜條件下進(jìn)行工作，此外功耗大、成本高。　　本次設(shè)計(jì)采用了性?xún)r(jià)比較高的數(shù)字信號(hào)處理芯片TMS320VC5509作為語(yǔ)音識(shí)別處理器，具有較快的處理速度，使
關(guān)鍵字： DSP FPGA