首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic-to-fpga

基于FPGA的振動(dòng)信號采集系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)

  • 針對機(jī)械設(shè)備運(yùn)行中的振動(dòng)監(jiān)控，設(shè)計(jì)振動(dòng)信號采集系統(tǒng)，提出了一種基于FPGA的振動(dòng)信號采集系統(tǒng)的設(shè)計(jì)方案。重點(diǎn)闡述了系統(tǒng)硬件結(jié)構(gòu)組成、信號調(diào)理電路和數(shù)據(jù)采集模塊的設(shè)計(jì)，同時(shí)對A/D采樣的控制邏輯進(jìn)行了討論。經(jīng)試驗(yàn)驗(yàn)證表明，該系統(tǒng)可達(dá)到采樣率10 K每秒、采集精度16位，能夠滿足實(shí)時(shí)性和精度要求。
  • 關(guān)鍵字： 加速度傳感器  振動(dòng)信號  信號采集  FPGA  

基于FPGA的串行多階FIR濾波器設(shè)計(jì)

  • 摘要 FIR濾波器的設(shè)計(jì)分為濾波器系數(shù)計(jì)算和濾波器結(jié)構(gòu)的具體兩個(gè)部分。為說明使用FPGA實(shí)現(xiàn)FIR的靈活性，文中列舉了一個(gè)多階串行FIR濾波器實(shí)例，并給出主要的源代碼和相關(guān)模塊的時(shí)序和功能說明，最后使用Matlab和Quar
  • 關(guān)鍵字： FPGA  FIR數(shù)字濾波器  Matlab  仿真  

基于Altera cyclone V SOC的JPEG編碼分析

  • H.264等視頻壓縮算法在視頻會(huì)議中是核心的視頻處理算法，它要求在規(guī)定的短時(shí)間內(nèi)，編解碼大量的視頻數(shù)據(jù)，目前主要都是在DSP上運(yùn)行。未來在添加4k*2k、H.265編解碼等功能，并要求控制一定成本的情況下，面臨DSP性能瓶
  • 關(guān)鍵字： altera  Cyclone V SoC  FPGA  DSP  

FPGA調(diào)試技術(shù)加快硅前驗(yàn)證

  • 隨著基于FPGA進(jìn)行原型設(shè)計(jì)的復(fù)雜性不斷增加，市場對更好調(diào)試技術(shù)的需求也日益增加。FPGA原型設(shè)計(jì)可用于驗(yàn)證、早期軟件開發(fā)、概念證明等，因此變得非常重要。它的主要職責(zé)仍然是執(zhí)行這些任務(wù)，而不是試圖找出因原型構(gòu)
  • 關(guān)鍵字： FPGA  調(diào)試技術(shù)  硅前驗(yàn)證  RTL仿真  

等效時(shí)間采樣原理及基于FPGA的實(shí)現(xiàn)

  • 在現(xiàn)代電子測量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域，經(jīng)常涉及對寬帶模擬信號進(jìn)行數(shù)據(jù)采集和存儲(chǔ)，以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對高速模擬信號進(jìn)行不失真采集，根據(jù)奈奎斯特定理，采樣頻率必須為信號頻率的2倍以上，
  • 關(guān)鍵字： 數(shù)據(jù)采集  變頻   FPGA  等效時(shí)間采樣  寬帶模擬信號  

能實(shí)現(xiàn)360度無死角的最牛安全駕駛汽車環(huán)視系統(tǒng)設(shè)計(jì)

  • 一. 項(xiàng)目概述隨著當(dāng)前國民經(jīng)濟(jì)的快速發(fā)展和人民生活水平的提高，越來越多的家庭擁有汽車作為代步工具，如何安全便捷地泊好車成為了眾多駕駛者共
  • 關(guān)鍵字： Xilinx  FPGA  安全駕駛  汽車環(huán)視  

FPGA最小系統(tǒng)電路分析：下載配置與調(diào)試接口電路設(shè)計(jì)

  • 下載配置與調(diào)試接口電路設(shè)計(jì)FPGA是SRAM型結(jié)構(gòu)，本身并不能固化程序。因此FPGA需要一片F(xiàn)lash結(jié)構(gòu)的配置芯片來存儲(chǔ)邏輯配置信息，用于進(jìn)行上電配置。以Altera公司的FPGA為例，配置芯片分為串行(EPCSx系列)和并行(EPCx系
  • 關(guān)鍵字： FPGA  最小系統(tǒng)  電路分析  下載    

基于AGC算法的音頻信號處理方法及FPGA實(shí)現(xiàn)

  • 隨著現(xiàn)代通信技術(shù)的廣泛使用，通信企業(yè)問的競爭不斷加劇，為提升自身的競爭優(yōu)勢，通信企業(yè)需要將其通信信號的質(zhì)量提升，并提高通信系統(tǒng)各項(xiàng)指標(biāo)的穩(wěn)定性、安全性、高效性。在音頻信號處理方法及FPGA實(shí)現(xiàn)中，采用AGC
  • 關(guān)鍵字： AGC  FPGA  音頻信號處理  

使用FPGA實(shí)現(xiàn)高效并行實(shí)時(shí)上采樣

  • 采樣就是采集模擬信號的樣本。通常采樣指的是下采樣，也就是對信號的抽取。其實(shí)，上采樣和下采樣都是對數(shù)字信號進(jìn)行重采，重采的采樣率與原來獲得該數(shù)字信號的采樣率比較，大于原信號的稱為上采樣，小于的則稱為下采
  • 關(guān)鍵字： FPGA    上采樣    FIR濾波器  

使用新型 Virtex FPGA 開發(fā)小型軟件無線電平臺(tái)：SFF SDR

  • SFF SDR(小型軟件定義無線電)開發(fā)平臺(tái)是一種模塊化的 RF/IF/基帶平臺(tái)(圖 1 和圖 2)。該平臺(tái)展示了 Xilinx 和德州儀器 (Texas Instruments, TI) 的最新芯片產(chǎn)品以及最新高級設(shè)計(jì)流程和軟件架構(gòu)。 這個(gè)平臺(tái)還為手持設(shè)備
  • 關(guān)鍵字： Virtex  FPGA  SFF  SDR    

FPGA的機(jī)載合成孔徑雷達(dá)數(shù)字信號處理機(jī)接口板卡的設(shè)計(jì)與實(shí)現(xiàn)

  • 機(jī)載合成孔徑雷達(dá)(Synthetic Aperture Radar,簡稱SAR)是以“合成孔徑”原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運(yùn)動(dòng)補(bǔ)償為前提條件的高分辨率成像雷達(dá)#65377;對于機(jī)載合成孔徑雷達(dá)成像處理來講
  • 關(guān)鍵字： FPGA  機(jī)載  合成孔徑  雷達(dá)數(shù)字    

基于層次型AdaBoost檢測算法的快速人臉檢測在FPGA上的實(shí)現(xiàn)

  • 人臉檢測是指對于給定的圖像或視頻，判斷其中是否存在人臉，如果存在，則進(jìn)一步確定人臉的個(gè)數(shù)、具體位置以及大小的過程[1]。作為一個(gè)模式識(shí)別問題，人臉檢驗(yàn)包含兩個(gè)方面的內(nèi)容，一是特征提取，二是分類方法設(shè)計(jì)。近
  • 關(guān)鍵字： AdaBoost  FPGA  檢測算法  人臉檢測    

基于指紋識(shí)別的大學(xué)生體育鍛煉管理系統(tǒng)

  • 一、項(xiàng)目概述1.1 引言人的指紋是生物特征之一。指紋識(shí)別是生物識(shí)別技術(shù)中最為成熟的, 其唯一性、穩(wěn)定性, 一直都被視為身份鑒別的可靠手段之一。在當(dāng)今大學(xué)生活中，大學(xué)生的身體素質(zhì)逐漸達(dá)不到標(biāo)準(zhǔn)，需要學(xué)校引導(dǎo)學(xué)
  • 關(guān)鍵字： 指紋識(shí)別  FPGA  傳感器  特征點(diǎn)提取  

基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)

  • 摘要：為降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期，提出一種基于VHDL的洗衣機(jī)控制器的設(shè)計(jì)方案。該方案采用模塊化的設(shè)計(jì)思想，并使用狀態(tài)機(jī)完成控制模塊的設(shè)計(jì)。整個(gè)系統(tǒng)在QuartusⅡ開發(fā)平臺(tái)上完成設(shè)計(jì)、編譯和仿真，并在FPGA硬件
  • 關(guān)鍵字： 洗衣機(jī)控制器  狀態(tài)機(jī)  FPGA  VHDL  QuartusⅡ  

PID算法的FPGA實(shí)現(xiàn)

  • 1.引言在許多現(xiàn)代化的工業(yè)生產(chǎn)如冶金、電力等，實(shí)現(xiàn)對溫度的精度控制至關(guān)重要的，不僅直接影響著產(chǎn)品的質(zhì)量，而且還關(guān)系到生產(chǎn)安全、能源節(jié)約等一系列重大經(jīng)濟(jì)指標(biāo)。PID控制由于其魯棒性好，可靠性高，在常規(guī)的溫度
  • 關(guān)鍵字： FPGA    PID算法  
共6769條 99/452 |‹ « 97 98 99 100 101 102 103 104 105 106 » ›|

asic-to-fpga介紹

您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

ASIC-to-FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473