avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì)

基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì), 引言本課題來源于一個(gè)無紙記錄儀的項(xiàng)目。在該項(xiàng)目中要求無紙記錄儀中有一路通道將工業(yè)現(xiàn)場(chǎng)采集到的頻率信號(hào)測(cè)量并顯示出來。傳統(tǒng)的測(cè)頻系統(tǒng)大多采用單片機(jī)加邏輯器件構(gòu)成，而這類測(cè)頻系統(tǒng)存在測(cè)頻
關(guān)鍵字：高精度設(shè)計(jì) FPGA 微處理器嵌入式基于

一種數(shù)字射頻存儲(chǔ)器的設(shè)計(jì)

引言
現(xiàn)代電子戰(zhàn)孕育了DRFM的誕生，數(shù)字射頻存儲(chǔ)器是一種對(duì)射頻信號(hào)采樣、存儲(chǔ)、運(yùn)算然后轉(zhuǎn)發(fā)的電子部件。DRFM對(duì)樣本信息保存下來后，根據(jù)需要加入調(diào)制信息；再通過高速DAC轉(zhuǎn)發(fā)出去，實(shí)現(xiàn)對(duì)目標(biāo)的有效干擾。隨
關(guān)鍵字：設(shè)計(jì) 存儲(chǔ)器射頻數(shù)字 DRFM FPGA

基于DDS技術(shù)的動(dòng)態(tài)偏振控制器驅(qū)動(dòng)電路研究

引言
偏振控制器是一種重要的光器件，在光纖通信和傳感領(lǐng)域都有著廣泛的應(yīng)用。在光纖通信系統(tǒng)中，準(zhǔn)確地控制光纖中的偏振態(tài)，關(guān)系著系統(tǒng)的穩(wěn)定性和數(shù)據(jù)傳輸?shù)恼`碼率。然而在消偏型光纖陀螺中，準(zhǔn)確測(cè)量光的偏振
關(guān)鍵字：驅(qū)動(dòng) 電路研究控制器動(dòng)態(tài) DDS 技術(shù) 基于 FPGA

在FPGA中實(shí)現(xiàn)源同步LVDS接收正確字對(duì)齊

在串行數(shù)據(jù)傳輸中，數(shù)據(jù)接收端需要一些特定的信息來恢復(fù)出正確的字邊界，以確定串行碼流中哪些比特屬于原始并行數(shù)據(jù)里的同一時(shí)鐘節(jié)拍里的數(shù)據(jù)，這一處理過程稱為字對(duì)齊(Word Aligner)。一些標(biāo)準(zhǔn)的協(xié)議會(huì)定義特殊的碼
關(guān)鍵字： FPGA LVDS

FPGA動(dòng)態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計(jì)

引言
FPGA動(dòng)態(tài)局部可重構(gòu)技術(shù)是指允許可重構(gòu)的器件或系統(tǒng)的一部分進(jìn)行重新配置，配置過程中其余部分的工作不受影響。動(dòng)態(tài)局部可重構(gòu)縮短了重構(gòu)的時(shí)間，減少了系統(tǒng)重構(gòu)的開銷，提高了系統(tǒng)的運(yùn)行效率。局部動(dòng)態(tài)
關(guān)鍵字： FPGA TBUF 動(dòng)態(tài) 可重構(gòu)

通過在FPGA設(shè)計(jì)流程引入功率分析改善PCB的可靠性

過去，F(xiàn)PGA設(shè)計(jì)人員考慮的是時(shí)序和面積使用率。但是，隨著FPGA正越來越多地取代ASSP和ASIC，設(shè)計(jì)人員期望開發(fā)功率較低的設(shè)計(jì)并提供更加精確的功率估計(jì)。最新FPGA分析軟件能提供一種精確和靈活的手段來模擬各種工作環(huán)
關(guān)鍵字： FPGA PCB 設(shè)計(jì)流程分析

基于FPGA的高速運(yùn)動(dòng)目標(biāo)單光幕測(cè)速系統(tǒng)設(shè)計(jì)

引言
高速運(yùn)動(dòng)物體的物理狀態(tài)檢測(cè)分析一直以來都是一項(xiàng)重要的研究內(nèi)容，特別是對(duì)于高速運(yùn)動(dòng)物體瞬時(shí)運(yùn)動(dòng)速度的檢測(cè)。這是瞬態(tài)過程及效應(yīng)物理研究中的一個(gè)有待發(fā)展的領(lǐng)域，可能會(huì)導(dǎo)致極端條件下的新物理效應(yīng)，
關(guān)鍵字： FPGA 運(yùn)動(dòng)目標(biāo) 測(cè)速系統(tǒng)設(shè)計(jì)

基于FPGA的RFID板級(jí)標(biāo)簽設(shè)計(jì)與實(shí)現(xiàn)

引言
射頻識(shí)別(Radio Frequency Identification，RFID)技術(shù)是一種新興的非接觸式自動(dòng)識(shí)別技術(shù)，在工業(yè)自動(dòng)化、商業(yè)自動(dòng)化、交通運(yùn)輸控制管理、防偽及軍事等眾多領(lǐng)域都有廣泛的應(yīng)用前景。它利用無線射頻方式進(jìn)行
關(guān)鍵字： FPGA RFID 板級(jí) 標(biāo)簽

基于EDA軟件和FPGA的IP核保護(hù)技術(shù)

隨著電路復(fù)雜性的增加，越來越多的設(shè)計(jì)者開始采用擁有知識(shí)產(chǎn)權(quán)的、設(shè)計(jì)良好的功能模塊來加快系統(tǒng)開發(fā)。因此，需要相應(yīng)的技術(shù)手段保護(hù)這些功能模塊不被非法復(fù)制、篡改或竊取。針對(duì)FPGA開發(fā)中的知識(shí)產(chǎn)權(quán)保護(hù)問題，提出一種結(jié)合EDA軟件和FPGA的IP(Intellectual Proterty)核保護(hù)方法，有效的防止IP核被竊取，以及防止最終在FPGA上實(shí)現(xiàn)設(shè)計(jì)的非法復(fù)制。
關(guān)鍵字： FPGA EDA 軟件 IP核

Altera 40-nm Arria II GX FPGA符合PCIe Express 2.0規(guī)范

　　Altera公司(NASDAQ: ALTR)今天宣布，其40-nm Arria® II GX FPGA符合PCI Express® (PCIe®) 2.0規(guī)范。器件成功通過了PCI-SIG實(shí)驗(yàn)室的PCI-SIG®兼容性和通用性測(cè)試，現(xiàn)在名列PCI-SIG綜合供應(yīng)商名單中。Arria II GX FPGA的x8路配置支持PCIe Gen1端點(diǎn)應(yīng)用。　　目前發(fā)售的Altera中端Arria II GX FPGA集成了收發(fā)器，數(shù)據(jù)速率高達(dá)3.75 Gbps，器件中嵌入了可
關(guān)鍵字： Altera Arria FPGA 開發(fā)套件

Altera提供Arria II GX開發(fā)套件加速3-Gbps應(yīng)用開發(fā)

　　Altera公司今天宣布，開始提供Arria® II GX FPGA開發(fā)套件。用戶利用套件提供的硬件和軟件資源，可以快速評(píng)估并應(yīng)用Altera的中端40-nm FPGA——Arria II GX，在通信、廣播、計(jì)算機(jī)和存儲(chǔ)、測(cè)試和測(cè)量以及醫(yī)療和軍事應(yīng)用中，實(shí)現(xiàn)各類高性能數(shù)字功能。　　Arria II GX FPGA開發(fā)套件包括完整的系統(tǒng)，其組件經(jīng)過預(yù)先驗(yàn)證，并提供硬件參考設(shè)計(jì)，從而幫助用戶縮短了開發(fā)時(shí)間。例如，開發(fā)套件提供PCI Express (PCIe) G
關(guān)鍵字： Altera Arria FPGA 開發(fā)套件

Altium加快其軟件更新步伐

　　Altium繼續(xù)在其下一代電子產(chǎn)品設(shè)計(jì)軟件Altium Designer中提供新功能，幫助電子產(chǎn)品設(shè)計(jì)人員站在新科技和潮流的最前沿。　　Altium公司首席執(zhí)行官Nick Martin表示：“我們認(rèn)為，讓用戶等待每隔數(shù)年才更新一次版本的產(chǎn)業(yè)模型已經(jīng)完全不符合當(dāng)前的需求。” 　　此次最重要的新特性是基于網(wǎng)絡(luò)的軟件許可證管理和訪問選項(xiàng)。它使電子產(chǎn)品設(shè)計(jì)人員能夠有效地管理設(shè)計(jì)團(tuán)隊(duì)、工作量及項(xiàng)目。　　Altium Designer中的其他新特性包括針對(duì)板卡級(jí)設(shè)計(jì)人員的定制FP
關(guān)鍵字： Altium 電子產(chǎn)品設(shè)計(jì) FPGA HDL

音頻信號(hào)分析儀

引言
音頻信號(hào)分析儀利用頻譜分析原理來分析被測(cè)信號(hào)的頻率、頻譜及波形。常用的頻譜分析方法有：掃頻法、數(shù)字濾波法、FFT法。這里提出一種基于FFT方法的音頻信號(hào)分析儀設(shè)計(jì)方案，通過快速傅里葉變換(FFT)把被測(cè)
關(guān)鍵字：分析儀信號(hào) 音頻單片機(jī)，F(xiàn)PGA，音頻，信號(hào)

賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布其最新一代Virtex®-6 FPGA系列兼容PCI Express® 2.0標(biāo)準(zhǔn)，與前一代產(chǎn)品系列相比功耗降低50%，與競(jìng)爭產(chǎn)品相比性能提高15%。在Virtex-6 FPGA中集成的第二代PCIe®模塊已經(jīng)通過了1-8通道配置的PCI-SIG PCI Express 2.0版本兼容性與互操作性測(cè)試，進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標(biāo)準(zhǔn)的聯(lián)盟成員的設(shè)計(jì)資源。這一重大的里程碑事件有望加速高帶寬PCIe 2.0系統(tǒng)在通信
關(guān)鍵字： Xilinx Virtex FPGA ISE

臺(tái)積電可能調(diào)高財(cái)測(cè) 3Q成長挑戰(zhàn)兩位數(shù)

　　晶圓雙雄法說本周隆重登場(chǎng)，臺(tái)積電在通訊與PC相關(guān)IC客戶投片積極下有機(jī)會(huì)調(diào)高原本第3季財(cái)測(cè)，單季挑戰(zhàn)兩位數(shù)成長，臺(tái)積電董事長張忠謀亦可望釋出謹(jǐn)慎、樂觀產(chǎn)業(yè)展望;而提早一天登場(chǎng)的聯(lián)電也預(yù)期，在先進(jìn)制程產(chǎn)能吃緊及積極價(jià)格策略奏效下，成長率表現(xiàn)也不俗，可望高個(gè)位數(shù)成長;排名晶圓代工老三的新加坡特許(Chartered Semiconductor)則是已經(jīng)率先調(diào)升資本支出至5億美元。　　晶圓代工本周法說將登場(chǎng)，臺(tái)積電、世界先進(jìn)上周股價(jià)已率先表態(tài)，完成填權(quán)息，預(yù)料臺(tái)積電30日壓軸法說最為關(guān)鍵，而世界先進(jìn)第2
關(guān)鍵字：臺(tái)積電晶圓無線通訊 FPGA