首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> avant fpga

2008年2月18日，邁瑞公司授予Altera“優(yōu)秀供應商獎”

  • 　　Altera公司今天宣布， 深圳邁瑞生物醫(yī)療電子股份有限公司授予Altera 2007年度“優(yōu)秀供應商獎”，這是雙方長期互惠合作的結果。邁瑞公司位于中國深圳，是醫(yī)療設備開發(fā)、生產和營銷的龍頭公司。Altera是2007年邁瑞供應商大會上唯一獲得該獎項的FPGA供應商。 　　在年度供應商大會上，邁瑞公司表達了對最有價值合作伙伴的感謝，這些合作伙伴不斷開拓創(chuàng)新，提高了公司的效能。Altera提供的功能、價值和技術支持契合邁瑞公司的需求，得到了 邁瑞 的認可。 　　邁瑞公司采購部
  • 關鍵字： Altera  FPGA  

PLD/FPGA新手入門

  • PLD是可編程邏輯器件（Programable Logic Device）的簡稱，FPGA是現場可編程門陣列（Field Programable Gate Array)的簡稱，兩者的功能基本相同，只是實現原理略有不同，所以我們有時可以忽略這兩者的區(qū)別，統稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設計領域中最具活力和發(fā)展前途的一項技術，它的影響絲毫不亞于70年代單片機的發(fā)明和使用。 PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數字器件的功能，上至高性能CPU,下至簡單的74
  • 關鍵字： PLD FPGA 入門  

ADS8344和FPGA的高精度數據采集前端

  • 　　數據采集在工業(yè)測試系統中是一個很重要的環(huán)節(jié)，其精確性和可靠性是至關重要的。本文闡述的數據采集系統精度高達16位，能夠對8個外部模擬通道進行A/D采樣，最大模擬輸入信號范圍達到-15～+15V。該系統具有限幅保護功能，程序編寫簡便，能夠實現對遠端數據的采集和傳輸。 　　1 系統硬件設計 　　數據采集系統框圖如圖1所示。 　　 ? 　　圖中，A/D轉換器采用了TI公司的16位逐次逼近型ADS8344;FPGA主要用于控制ADC的啟動、停止和查詢ADC狀態(tài)等，同時對數據進行高速數據緩
  • 關鍵字： ADS8344 FPGA 數據采集  

基于FPGA和DSP的高速瞬態(tài)信號檢測系統

  • 　　引 言 　　目前國內急需一種能夠對電火工品的發(fā)火過程進行實時無損耗監(jiān)測的方法和手段，并根據監(jiān)測結果對火工品的可靠性進行準確的判決和認證，解決科研和生產過程中的具體問題。本系統采用感應式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進的集成電路實現了電火工品的無損耗檢測。其主要目的是：第一，解決電火工品可靠性試驗中微秒級瞬態(tài)信號的檢測、處理和存儲技術;第二，為可靠性試驗提供一種在線的無損耗實時檢測系統，以便對電火工品的發(fā)火全過程進行監(jiān)測;第三，為電火工品的發(fā)火可靠性認證和評
  • 關鍵字： FPGA DSP A/D  

使用VHDL語言設計FPGA的幾個常見問題的探討

  • ?????? 詳細討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設計現場可編程門陣列(FP-GA)時常見的三個問題：等占空比分頻電路、延時任意量的延時電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術的發(fā)展，使用硬件語言設計可編程邏輯器件(PLD)/現場可編程門陣
  • 關鍵字： VHDL FPGA 問題  

基于FPGA的鎖相環(huán)位同步提取電路設計

  • 　　概述 　　同步是通信系統中一個重要的問題。在數字通信中，除了獲取相干載波的載波同步外，位同步的提取是更為重要的一個環(huán)節(jié)。因為只有確定了每一個碼元的起始時刻，才能對數字信息作出正確的判決。利用全數字鎖相環(huán)可直接從接收到的單極性不歸零碼中提取位同步信號。 　　一般的位同步電路大多采用標準邏輯器件按傳統數字系統設計方法構成，具有功耗大，可靠性低的缺點。用FPGA設計電路具有很高的靈活性和可靠性，可以提高集成度和設計速度，增強系統的整體性能。本文給出了一種基于fpga的數字鎖相環(huán)位同步提取電路。 　　數
  • 關鍵字： FPGA 鎖相環(huán) 分頻器  

PLD公司三極化形成

  • 可編程邏輯器件（PLD）在與ASIC之激戰(zhàn)中已經告捷：每年開始PLD設計的項目數目遠遠高于ASIC項目開工數。同時，PLD廠家之間也發(fā)生微妙的變化，由崛起時的爭強好斗和互不相讓，漸漸找到了各自的落腳點。目前看來，Xilinx的產品穩(wěn)居65nm FPGA市場，Altera最大的量產在90nm FPGA，Actel憑低功耗0.13微米FPGA在對功耗要求苛刻的領域站穩(wěn)了腳跟。昔日的兩個龐然大物——Xilinx和Altera之間拉開了距離，同時小型FPGA廠商如Actel躍躍欲試，漸漸跳
  • 關鍵字： PLD FPGA ASIC  

Xilinx屢獲殊榮的65nm Virtex-5系列新增三款器件

  • 　　賽靈思公司宣布為其屢獲殊榮的65nm Virtex?-5 LX 和 LXT FPGA平臺增加三款新型小尺寸封裝器件，以滿足新興市場對可編程邏輯器件成本和密度的要求。其中邏輯優(yōu)化的LX平臺增加了Virtex-5 LX155器件，Virtex-5 LXT平臺則增加了LX20T以及LX155T器件，外加帶有低功率收發(fā)器的小尺寸 19mm FF323封裝。這些新增器件將支持工業(yè)網絡、醫(yī)療影像、馬達控制、國防和高性能計算應用等領域 實現更高水平的成本優(yōu)化。 　　“由于Virtex-5系
  • 關鍵字： 賽靈思 FPGA 可編程邏輯器件  

Altera的Stratix II GX FPGA提供50-Gbps SFI-5接口

  • 　　Altera公司宣布，帶有嵌入式收發(fā)器的Stratix? II GX FPGA支持SERDES成幀器接口Level 5 (SFI-5)標準，為高性能光通信應用提供40至50-Gbps接口。SFI-5規(guī)范是芯片至芯片標準，保證了前向糾錯(FEC)技術、成幀器以及業(yè)界最佳光轉發(fā)器之間的通用性。硬件測試驗證了Stratix II GX FPGA符合SFI-5標準，其20個高速串行收發(fā)器通道的數據速率在600 Mbps至6.375 Gbps之間，很容易滿足SFI-5接口要求。 　　SFI-5光互聯論
  • 關鍵字： Altera FPGA 芯片  

基于SOPC的工業(yè)大型吊車吊鉤位置測量的設計

  • 本文提出了應用FPGA和編碼器實現基于SOPC的工業(yè)吊車吊鉤的位置測量。該設計通過對于相關編碼器輸出信號的采集處理實現了對于吊鉤垂直距離的測量，并且對于在應用實踐中的問題進行了討論。
  • 關鍵字： SOPC  FPGA  位置測量  

Actel的 ProASIC3L系列實現低功耗高速度和低成本之間的平衡

  • 　　Actel公司進一步擴展其業(yè)界領先的低功耗可編程解決方案組合，面向高性能及對功耗敏感的系統設計人員推出ProASIC3L系列現場可編程門陣列 (FPGA)。相比前一代ProASIC3 FPGA，新推出的以 Flash為基礎的FPGA系列可以在高達350MHz的工作頻率下大幅降低功耗，能分別對動態(tài)和靜態(tài)功耗降低達40% 和 90%，從而為工業(yè)、醫(yī)療和科研等高性能市場領域的設計人員提供高速度、低功耗及低成本的靈活且功能豐富的解決方案。ProASIC3L系列還支持FPGA優(yōu)化32位ARM Cortex-M1
  • 關鍵字： Actel 可編程 FPGA   

基于FPGA的數字濾波器的設計與實現

  • 　　在信息信號處理過程中,如對信號的過濾、檢測、預測等,都要使用到濾波器,數字濾波器是數字信號處理中使用最廣泛的一種方法,常用的數字濾波器有無限長單位脈沖響應（IIR）濾波器和有限長單位脈沖響應（FIR）濾波器兩種[1]。對于應用設計者,由于開發(fā)速度和效率的要求很高,短期內不可能全面了解數字濾波器相關的優(yōu)化技術,需要花費很大的精力才能使設計出的濾波器在速度、資源利用、性能上趨于較優(yōu)。而采用調試好的IP核需要向Altera公司購買。本文采用了一種基于DSP Builder的FPGA設計方法,以一個低通的16
  • 關鍵字： FPGA 數字濾波器  

TD-SCDMA系統基帶處理的DSP+FPGA實現方案

  • 本文首先介紹TD-SCDMA系統無線信道的基帶發(fā)送方案，說明其對多媒體業(yè)務的支持及實現的復雜性。然后，從硬件實現角度，進行了DSP和FPGA的性能比較，提出DSP+FPGA基帶發(fā)送的實現方案，并以基站分系統(BTS)的發(fā)送單元為例，具體給出了該實現方案在下行無線信道基帶發(fā)送單元中的應用。
  • 關鍵字： TD-SCDMA，DSP+FPGA  

Altera發(fā)售業(yè)界容量最大的FPGA，具有340K邏輯單元

  • 　　Altera公司宣布開始提供業(yè)界容量最大的FPGA。Altera 65-nm Stratix? III系列的型號之一EP3SL340具有業(yè)界最大的340K邏輯單元(LE)容量，支持DDR3存儲器，接口速率超過1067 Mbps，功耗在所有的大容量、高性能邏輯器件(PLD)中是最低的。Stratix III FPGA是各類最終市場多種應用的理想解決方案，包括通信、計算機、存儲以及軍事和航空航天等領域。
  • 關鍵字： Altera  FPGA  存儲器  

提高ASIC驗證的速度與可視性

  • 　　前言 　　高性能、高容量FPGA在ASIC/SoC原型設計及系統兩方面的應用持續(xù)增長。這些設計通常包括硬件及嵌入式軟件(也可能包括應用軟件)的復雜組合，這給系統驗證帶來了巨大負擔，原因是檢測、隔離、調試及校正故障要比最初設計所花費的時間、資金和工程資源多得多。 　　由于軟硬件之間交互作用相當復雜且無法預見，僅僅是找到深藏于系統中的故障就需要進行長時間的測試序列，而且隨后的調試過程還需要花費更多的時間及精力。另外，如果驗證測試使用視頻流等實際數據時，那么間發(fā)故障將很難(如果并非不可能)重現。 　　
  • 關鍵字： FPGA  ASIC  模擬器  
共6369條 391/425 |‹ « 389 390 391 392 393 394 395 396 397 398 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473