avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

LabVIEW、多核技術(shù)及FPGA技術(shù)如何改變儀器技術(shù)及自動測試

　　問題：在最近這幾年里，儀器技術(shù)和自動化測試領(lǐng)域發(fā)生了什么樣的變化? 　　Starkloff回答：我們現(xiàn)在正將處于軟件定義的世界里。我們每天使用的設(shè)備如智能手機(jī)，機(jī)頂盒，甚至汽車，這些都是建立在嵌入式軟件系統(tǒng)發(fā)展的基礎(chǔ)之上。對于測試工程師們來說，在開發(fā)時間和預(yù)算減少的情況下對這些復(fù)雜的設(shè)備進(jìn)行測試給他們帶來了挑戰(zhàn)。現(xiàn)在，測試管理人員和工程師們利用模塊化儀器，軟件定義體系來應(yīng)對這些挑戰(zhàn)和趨勢。　　用戶定義儀器或測試系統(tǒng)的概念已經(jīng)不新了。實(shí)際上，用戶定義儀器已經(jīng)以虛擬儀器的形式存在了20多年的時間。推
關(guān)鍵字：測試測量 LabVIEW FPGA 自動測試

采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

　　結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時候都更有價(jià)值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。　　功耗的三個主要來源是啟動、待機(jī)和動態(tài)功耗。器件上電時產(chǎn)生的相關(guān)電流即是啟動電流;待機(jī)功耗又稱作靜態(tài)功耗，是電源開啟但I(xiàn)/O上沒有開關(guān)活動時器件的功耗;動態(tài)功耗是指器件正常工作時的功耗。　　啟動電流因器件而異。例如，基于SRAM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 低功耗 I/O

千兆高端防火墻的技術(shù)發(fā)展趨勢

防火墻的未來是向著高性能，強(qiáng)大的QoS保證能力和深度防御三個方向發(fā)展。政府，金融電力等關(guān)鍵行業(yè)的數(shù)據(jù)中心、大型電信運(yùn)營商的網(wǎng)絡(luò)流量巨大，業(yè)務(wù)復(fù)雜。多業(yè)務(wù)下的流量劇增不僅對帶寬提出了很高的要求，而且對防火墻多業(yè)務(wù)支持的功能和性能方面也提出了很高的要求。　　因此，典型的千兆高端防火墻的技術(shù)特征是具有4G到10G線速處理和能力；在承受海量業(yè)務(wù)流突發(fā)的情況下保證流媒體，視頻，語音等時延敏感應(yīng)用的穩(wěn)定運(yùn)行的能力。高端用戶往往采用高性能服務(wù)器對外提供特定的
關(guān)鍵字：防火墻技術(shù) 發(fā)展趨勢 FPGA SoC ASIC

基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲速度快、體積小、功耗低且價(jià)格低廉，可在線電擦寫，信息在掉電后不會丟失，因此成為設(shè)計(jì)人員的首選。　　2 M25P80的介紹　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲量大，速度快;而串行Fl
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Flash 存儲器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：通訊無線網(wǎng)絡(luò) TCN WTB FPGA MCU和嵌入式微處理器

FPGA在語音存儲與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語音數(shù)據(jù)有些存儲在硬盤中，有些存儲在帶有掉電保護(hù)功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數(shù)字化處理，即實(shí)現(xiàn)語音的存儲與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字信號處理器 FPGA 語音存儲 MCU和嵌入式微處理器

Synplicity：充分發(fā)揮FPGA的靈活性

當(dāng)ASIC越來越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場，每年都以超過兩位數(shù)的增長率發(fā)展。越來越多的設(shè)計(jì)將轉(zhuǎn)向FPGA，這其中還包括了很多ASIC設(shè)計(jì)工程師。隨著IC產(chǎn)業(yè)發(fā)展的光明前景，F(xiàn)PGA將以比ASIC更快的速度發(fā)展并呈現(xiàn)取代其的趨勢。在這樣的大市場環(huán)境下，以提供FPGA開發(fā)軟件為主的Synplicity公司得到了長足的發(fā)展，公司營業(yè)額從2002年的4560萬壯大到2006年的6300萬。隨著FPGA技術(shù)的發(fā)展，越來越多的功能需要在
關(guān)鍵字： Synplicity FPGA

基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計(jì)

　　摘要：光纖陀螺儀是一種用來測量角速度的傳感器。為了檢測調(diào)制解調(diào)電路是否符合設(shè)計(jì)要求，并提高陀螺的實(shí)際應(yīng)用精度，本文設(shè)計(jì)了一種基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)，能有效地檢測調(diào)制解調(diào)電路的性能。　　關(guān)鍵詞：光纖陀螺;模擬表頭;FPGA;Verilog HDL 　　光纖陀螺是激光陀螺的一種，是慣性技術(shù)和光電子技術(shù)緊密結(jié)合的產(chǎn)物。它利用Sagnac干涉效應(yīng)，用光纖構(gòu)成環(huán)形光路，并檢測出隨光纖環(huán)的轉(zhuǎn)動而產(chǎn)生的兩路超輻射光束之間的相位差，由此計(jì)算出光纖環(huán)旋轉(zhuǎn)的角速度。光纖陀螺儀主要由兩個部分組
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 光纖陀螺模擬表頭 FPGA MCU和嵌入式微處理器

用FPGA設(shè)計(jì)軟件無線電和調(diào)制解調(diào)器

　　本文以16-QAM RF發(fā)射數(shù)據(jù)泵的設(shè)計(jì)為例，介紹利用FPGA設(shè)計(jì)數(shù)字濾波器的技巧和器件選擇方法，說明執(zhí)行分布式計(jì)算時FPGA比DSP的優(yōu)越之處。　　所有數(shù)字邏輯的基本結(jié)構(gòu) 　　16-QAM調(diào)制器　　編碼和碼元映射　　平方根升余弦濾波器　　設(shè)計(jì)技巧　　5 MHz載波　　分布式計(jì)算(DA)技術(shù) 　　濾波器的實(shí)現(xiàn) 　　用現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)軟件無線電和調(diào)制解調(diào)器可與DSP芯片媲美。雖然FPGA可輕而易舉地實(shí)現(xiàn)卷積編碼器等復(fù)雜邏輯功能，但在實(shí)現(xiàn)大量復(fù)雜計(jì)算方面卻有很
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 無線電調(diào)制解調(diào)器 MCU和嵌入式微處理器

如何利用FPGA實(shí)現(xiàn)優(yōu)異的家用電器設(shè)計(jì)

低成本的FPGA或CPLD可以幫助家電設(shè)計(jì)師利用靈活的、集成有DSP算法的單片集成解決方案實(shí)現(xiàn)節(jié)能的電機(jī)控制。
關(guān)鍵字： FPGA 如何利用家用電器

FPGA的SoC和專用化趨勢

　　過去一年中，F(xiàn)PGA巨頭賽靈思(Xilinx)在中國大舉構(gòu)建生態(tài)系統(tǒng)，其速度和力度讓人吃驚。2006年末，賽靈思公司董事會主席、總裁兼CEOWimRoelandts來華宣布了“促進(jìn)中國電子設(shè)計(jì)創(chuàng)新”的在華發(fā)展戰(zhàn)略，主要內(nèi)容包括加強(qiáng)客戶支持力度、建立良好生態(tài)網(wǎng)絡(luò)、投資新興半導(dǎo)體公司以及培養(yǎng)未來工程設(shè)計(jì)人才，拉開了賽靈思在中國大舉擴(kuò)張的序幕。　　隨后，賽靈思宣布設(shè)立了金額達(dá)7500萬美元的亞太區(qū)技術(shù)基金，投資那些基于可編程邏輯、為重點(diǎn)行業(yè)開發(fā)創(chuàng)新應(yīng)用的公司。2007年，賽靈思又分別在上海張江和江蘇無錫
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA SoC MCU和嵌入式微處理器

FPGA加速滲透非傳統(tǒng)應(yīng)用領(lǐng)域

　　自從1985年首款FPGA器件誕生以來，F(xiàn)PGA產(chǎn)業(yè)一方面修煉內(nèi)功——從技術(shù)上來說，工藝從2μm發(fā)展到65nm，晶體管數(shù)量從8.5萬個增長到10億個以上;另一方面向外擴(kuò)張——應(yīng)用領(lǐng)域從最初的通信業(yè)不斷向消費(fèi)電子、汽車、工業(yè)控制等滲透，同時在不斷“蠶食”DSP、ASIC、ASSP和嵌入式處理器的市場。如今，Xilinx、Altera和Actel等FPGA產(chǎn)業(yè)的領(lǐng)導(dǎo)廠商也不再是20多年前的孤軍奮戰(zhàn)，在其周圍，F(xiàn)PGA開發(fā)和應(yīng)用的生態(tài)系統(tǒng)已然初步形成，大大促進(jìn)了FPGA產(chǎn)業(yè)的發(fā)展。　　“非傳統(tǒng)”應(yīng)用領(lǐng)域
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 晶體管 DSP MCU和嵌入式微處理器

基于FPGA的圖像邊緣檢測

　　引言　　圖像邊緣檢測是圖像處理的一項(xiàng)基本技術(shù)，在工業(yè)、醫(yī)學(xué)、航天和軍事等領(lǐng)域有著廣泛的應(yīng)用。圖像處理的速度一直是一個難題。雖然DSP具備指令流水線特性和很高的處理速度，但其速度仍然很受限制，而利用高速可編程邏輯器件FPGA/CPLD來設(shè)計(jì)圖像邊緣檢測器可以很好的克服這個問題，是一種全新的解決方案。　　1 圖像邊緣檢測算法　　用于圖像邊緣檢測的算法很多，諸如Rorberts算子、Sobel算子、Prewitt算子、Laplaceian算子等，由于Sobel算法只涉及到加法操作，并且可以取得很
關(guān)鍵字：測試測量 FPGA 圖像邊緣檢測 DSP MCU和嵌入式微處理器

FPGA與DDR3 SDRAM的接口設(shè)計(jì)

DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個架構(gòu)毫無疑問更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計(jì)呢？　　關(guān)鍵字：均衡（leveling）　　如果FPGA&nbs
關(guān)鍵字： FPGA DDR3 SDRAM 接口模擬IC 電源

基于MAX+plusⅡ開發(fā)平臺的EDA設(shè)計(jì)方法

MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60計(jì)數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　 EDA ( Elect ronic Design
關(guān)鍵字： MAX+plusⅡ 開發(fā)平臺 EDA CPLD FPGA EDA IC設(shè)計(jì)