cpld-pci接口文章進(jìn)入cpld-pci接口技術(shù)社區(qū)

基于DSP的視頻采集系統(tǒng)設(shè)計(jì)

　　0 引言　　數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用，設(shè)計(jì)一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實(shí)用意義。　　在研究基于DSP的視頻監(jiān)控系統(tǒng)時(shí)，考慮到高速實(shí)時(shí)處理及實(shí)用化兩方面的具體要求，需要開發(fā)一種具有高速、高集成度等特點(diǎn)的視頻圖象信號采集系統(tǒng)，為此系統(tǒng)采用專用視頻解碼芯片和復(fù)雜可編程邏輯器件(CPLD)構(gòu)成前端圖象采集部分。設(shè)計(jì)上采用專用視頻解碼芯片，以CPLD器件作為控制單元和外圍接口，以FIFO為緩存結(jié)構(gòu)，能夠有效地實(shí)現(xiàn)視頻信號的采集與讀取
關(guān)鍵字： DSP 數(shù)據(jù)采集視頻采集 CPLD 數(shù)字圖象處理

基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng)

一種基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng)，采用視頻解碼芯片SAA7114H進(jìn)行A/D轉(zhuǎn)換，在CPLD芯片XC95216的邏輯控制下通過乒乓緩存技術(shù)進(jìn)行數(shù)據(jù)存儲。
關(guān)鍵字： CPLD 視頻解碼芯片實(shí)時(shí)圖像采集系統(tǒng)

用單片機(jī)和CPLD實(shí)現(xiàn)步進(jìn)電機(jī)的控制

　步進(jìn)電機(jī)是一種將脈沖信號轉(zhuǎn)換成角位移的伺服執(zhí)行器件。其特點(diǎn)是結(jié)構(gòu)簡單、運(yùn)行可靠、控制方便。尤其是步距值不受電壓、溫度的變化的影響、誤差不會(huì)長期積累，這給實(shí)際的應(yīng)用帶來了很大的方便。它廣泛用于消費(fèi)類產(chǎn)品(打印機(jī)、照相機(jī))、工業(yè)控制(數(shù)控機(jī)床、工業(yè)機(jī)器人)、醫(yī)療器械等機(jī)電產(chǎn)品中。　　通常的步進(jìn)電機(jī)控制方法是采用CPU(PC
關(guān)鍵字：單片機(jī) CPLD 步進(jìn)電機(jī)

FPGA在多制式視頻轉(zhuǎn)換系統(tǒng)中的應(yīng)用

FPGA
關(guān)鍵字： FPGA 視頻轉(zhuǎn)換多制式 Xilinx Altera Lattice CPLD actel 系統(tǒng)設(shè)計(jì) kinsen

簡易通用型PCI接口的VHDL-CPLD設(shè)計(jì)

　　用CPLD設(shè)計(jì)所構(gòu)成的CPI接口系統(tǒng)具有簡潔、可靠等優(yōu)點(diǎn)，是一種行之有效的設(shè)計(jì)途徑。很多技術(shù)雜志和網(wǎng)站上，都有不少用CPLD設(shè)計(jì)PCI常規(guī)傳輸系統(tǒng)的文章。但用這些方法在MzxPlusII、Fundition等環(huán)境下進(jìn)行模擬仿真時(shí)，其產(chǎn)生的時(shí)序往往與PCI規(guī)范有很大出入。雖然 Altera 等公司推出PCI核可以直接使用，但這樣的內(nèi)核占用CPLD資源較多，且能適配的器件種類少，同時(shí)價(jià)格也高，在實(shí)際設(shè)計(jì)應(yīng)用中有很大的局限性。因此，使用通用型CPLD器件設(shè)計(jì)簡易型PCI接口有很大的現(xiàn)實(shí)意義。在Compact
關(guān)鍵字： VHDL-CPLD

采用視頻方式的點(diǎn)坐標(biāo)測量方法

　　摘要：　　介紹了一種采用視頻方式的點(diǎn)坐標(biāo)測量方法。方案設(shè)計(jì)巧妙，測量方法穩(wěn)定了可靠、精度高。該方法采用CCD攝像頭拍攝屏幕畫面獲取光點(diǎn)信號，對攝像頭輸出的視頻信號經(jīng)過處理后，得到需要的一系列數(shù)字信號，然后在CPLD中完成數(shù)字邏輯功能，最終得到點(diǎn)的坐標(biāo)。　　測量一幅畫面中某點(diǎn)的坐標(biāo)，大多采用人工方法。但在有些工作條件下，這種方法給工作人員帶來不便。本文介紹一種自動(dòng)測量點(diǎn)坐標(biāo)的實(shí)現(xiàn)方案。　　1 系統(tǒng)總體設(shè)計(jì)方案　　該方案測量對象是光點(diǎn)，在實(shí)驗(yàn)中用紅色激光筆產(chǎn)生，使用加入紅色濾光片的CCD攝
關(guān)鍵字： CPLD

CPLD在嵌入式系統(tǒng)與CAN總線網(wǎng)絡(luò)通信中的應(yīng)用

　　1.引言　　可編程邏輯器件PLD(Programmable logic Device)就是由用戶進(jìn)行編程實(shí)現(xiàn)所需邏輯功能的數(shù)字專用集成電路ASIC?？删幊踢壿嬈骷诂F(xiàn)代電子工程設(shè)計(jì)中得到了廣泛應(yīng)用。它是在PAL，GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的，具有高密度，高速度，低功耗體系結(jié)構(gòu)和邏輯單元，靈活以及運(yùn)用范圍寬等特點(diǎn)，同時(shí)還具有設(shè)計(jì)周期短，制造成本低，開發(fā)工具先進(jìn)，標(biāo)準(zhǔn)產(chǎn)品無需測試，質(zhì)量穩(wěn)定及可實(shí)時(shí)布線檢驗(yàn)等優(yōu)點(diǎn)。　　現(xiàn)場總線技術(shù)廣泛應(yīng)用于工業(yè)和軍用測控局域網(wǎng)中，它可以實(shí)現(xiàn)較遠(yuǎn)距離、較快速度的
關(guān)鍵字： CPLD

基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計(jì)

　　聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實(shí)時(shí)接收和采集來自于材料缺陷的聲發(fā)射信號，進(jìn)而通過對這些聲發(fā)射信號的識別、判斷和分析來對材料損傷缺陷進(jìn)行檢測研究并對構(gòu)件強(qiáng)度、損傷、壽命等進(jìn)行分析和研究。　　在實(shí)際的構(gòu)件檢測中，現(xiàn)場聲源信號通常是在100～800 khz之間的微弱高頻信號，而且材料損傷檢測、聲發(fā)射源定位往往需要多個(gè)傳感器形成傳感器陣列，而聲發(fā)射信號的數(shù)據(jù)傳輸系統(tǒng)必須達(dá)到640 mbps
關(guān)鍵字： CPLD 信號

用DSP實(shí)現(xiàn)CPLD多方案現(xiàn)場可編程配置

　　1 總體描述 ?? 　　系統(tǒng)中的DSP采用TI公司的定點(diǎn)數(shù)字信號處理器TMS320C5402。它采用4總線4級流水線的增強(qiáng)型哈佛結(jié)構(gòu)，處理速度為100MIPS；具有片內(nèi)4K×16位的ROM和16K×16位的DARAM， 2個(gè)多通道緩沖串行口(McBSP)，1個(gè)直接存儲控制器(DMA)等片內(nèi)外圍電路；外部可擴(kuò)展至1M×16位存儲空間，芯片采用3.3V電源電壓。 ?? 　　TMS320C5402的多通道緩沖串行口(mu
關(guān)鍵字： DSP CPLD

基于CPLD的超聲相控陣相控發(fā)射與同步系統(tǒng)的實(shí)現(xiàn)

研制的超聲相控陣實(shí)驗(yàn)系統(tǒng)采用數(shù)字方式控制各陣元的超聲發(fā)射延時(shí),能夠得到很高的精度和穩(wěn)定性。闡明該系統(tǒng)各陣元間的發(fā)射同步這一重要環(huán)節(jié)的實(shí)現(xiàn)方法。
關(guān)鍵字： CPLD 超聲相控陣相控發(fā)射

基于CPLD的卷積碼編解碼器的設(shè)計(jì)

本文闡述了卷積碼編解碼器的基本工作原理，在MAX+PLUS2軟件平臺上，給出了利用復(fù)雜可編程邏輯器件設(shè)計(jì)的（2，1，6）卷積碼編解碼器電路，并進(jìn)行了編譯和波形仿真。
關(guān)鍵字： CPLD 卷積碼編解碼器

基于CPLD控制的通用視頻采集模塊

對于用于視頻圖像處理的DSP來說,由于前端的A/D采集速度較低,一般為了減少DSP的開銷,在視頻采集A/D和DSP...
關(guān)鍵字：采集模塊 FIFO DSP CPLD 視頻采集先進(jìn)先出存儲器控制模塊同步電路全電視信號抗混

CPLD開發(fā)板和FPGA開發(fā)板的區(qū)別

?????市面上尤其是學(xué)校里面可以看到Xilinx公司或者Altera公司各種不同的開發(fā)板，其實(shí)只有兩個(gè)大類，CPLD開發(fā)板和FPGA開發(fā)板。盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點(diǎn):? ?????①?ＣＰＬＤ更適合完成各種組合邏輯,ＦＰ?ＧＡ更適合于完成時(shí)序邏輯。換句話說,ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)
關(guān)鍵字： CPLD FPGA 開發(fā)板嵌入式系統(tǒng) 單片機(jī) 嵌入式