首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dds+pll

一種基于DDS的電路板檢測儀信號源設(shè)計(jì)

  • 0引言某型導(dǎo)彈測試設(shè)備電路板檢測儀主要完成該測試設(shè)備的電路板的故障檢測。該檢測系統(tǒng)要求激勵...
  • 關(guān)鍵字： DDS  信號源  電路板檢測儀  FPGA  

FPGA的DDS調(diào)頻信號研究與實(shí)現(xiàn)

  • 1 引言　　直接數(shù)字頻率合成器（DDS）技術(shù)，具有頻率切換速度快，很容易提高頻率分辨率、對硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。目前各大芯片制造廠商都相繼
  • 關(guān)鍵字： FPGA  DDS  調(diào)頻信號    

基于壓控振蕩器（VCO）的高性能鎖相環(huán)（PLL）設(shè)計(jì)

  • 簡介
    “鎖相環(huán)”(PLL)是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊。PLL通常用在無線電接收機(jī)或發(fā)射機(jī)中，主要提供“本振”(LO)功能；也可用于時鐘信號分配和降噪，而且越來越多地用作高采樣速率模數(shù)(A/D)轉(zhuǎn)換
  • 關(guān)鍵字： VCO  PLL  壓控振蕩器  性能    

基于異步FIFO和PLL的雷達(dá)數(shù)據(jù)采集系統(tǒng)

  • 1引言隨著雷達(dá)系統(tǒng)中數(shù)字處理技術(shù)的飛速發(fā)展，需要對雷達(dá)回波信號進(jìn)行高速數(shù)據(jù)采集。在嵌入式條件...
  • 關(guān)鍵字： 異步FIFO  PLL  雷達(dá)數(shù)據(jù)采集  

基于DDS和FPGA技術(shù)的高動態(tài)擴(kuò)頻信號源的研究

  • 提出一種基于DDS和FPGA技術(shù)的高動態(tài)擴(kuò)頻仿真信號源的實(shí)現(xiàn)方案。采用了DDS技術(shù)的芯片AD9854和AD9850,能夠模擬多普勒頻移,實(shí)現(xiàn)高動態(tài)環(huán)境仿真。載波中心頻率變化范圍達(dá)到100kHz,變化率1.8kHz/s。
  • 關(guān)鍵字： FPGA  DDS  動態(tài)  擴(kuò)頻    

基于FPGA及DDS技術(shù)的USM測試電源的設(shè)計(jì)

  • 超聲波電機(jī)的運(yùn)轉(zhuǎn)需要一個兩相相差90°(或可調(diào))的高頻交流信號源。本方案采用DDS技術(shù)的設(shè)計(jì)思路，用VHDL硬件描述語言對FPGA器件編程產(chǎn)生了兩相四路高頻信號。該信號經(jīng)過驅(qū)動隔離電路施加于H橋逆變器中，在電感的平滑作用下，生成了滿足USM測試要求的可調(diào)頻、調(diào)相、調(diào)幅的兩相高頻交流信號源，成功地對USM45電機(jī)進(jìn)行了驅(qū)動測試。該電路可用于研究超聲波電機(jī)的運(yùn)行狀態(tài)的研究及獲取其最佳工作點(diǎn)參數(shù)。
  • 關(guān)鍵字： 測試  電源  設(shè)計(jì)  USM  技術(shù)  FPGA  DDS  基于  

基于FPGA的兩種DDS實(shí)現(xiàn)

  • 闡述了兩種DDS的原理，頻率合成方式(DDFS)和直讀方式(DDWS)，給出了FPGA實(shí)現(xiàn)方式，分析了DDS的幾個關(guān)鍵的技術(shù)指標(biāo)，并通過Matlab仿真。頻率合成方式是比較常用的DDS產(chǎn)生方式，對它做了詳細(xì)的原理性介紹和實(shí)現(xiàn)說明，重點(diǎn)通過仿真詳細(xì)對比了兩種實(shí)現(xiàn)方式在性能指標(biāo)上的優(yōu)劣，為后人的選擇提供技術(shù)參考。
  • 關(guān)鍵字： FPGA  DDS    

基于DDS的電路板檢測儀信號源設(shè)計(jì)

  • 基于DDS的電路板檢測儀信號源設(shè)計(jì),針對某型導(dǎo)彈測試設(shè)備電路板檢測儀激勵信號源具體要求，采用了基于直接數(shù)字頻率合成技術(shù)(DDS)的信號發(fā)生器設(shè)計(jì)方法，介紹了DDS的工作原理，詳細(xì)闡述了基于FPGA設(shè)計(jì)DDS信號發(fā)生器的主要環(huán)節(jié)和實(shí)現(xiàn)的方法。采用了硬件描述語言Verilog HDL，完成了信號發(fā)生器的電路設(shè)計(jì)和功能仿真，并通過DE2-70開發(fā)板結(jié)合嵌入式邏輯分析儀SignalTapⅡ進(jìn)行了分析驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，該信號發(fā)生器能較好地產(chǎn)生所需激勵信號，具有較高的實(shí)用價值。
  • 關(guān)鍵字： 信號源  設(shè)計(jì)  檢測儀  電路板  DDS  基于  

基于FPGA的DDS設(shè)計(jì)及實(shí)現(xiàn)

  • 針對DDS頻率轉(zhuǎn)換時間短，分辨率高等優(yōu)點(diǎn)，提出了基于FPGA芯片設(shè)計(jì)DDS系統(tǒng)的方案。該方案利用A1tera公司的QuartusⅡ開發(fā)軟件，完成DDS核心部分即相位累加器和ROM查找表的設(shè)計(jì)，可得到相位連續(xù)、頻率可變的信號，并通過單片機(jī)配置FPGA的E2PROM完成對DDS硬件的下載，最后完成每個模塊與系統(tǒng)的時序仿真。經(jīng)過電路設(shè)計(jì)和模塊仿真，驗(yàn)證了設(shè)計(jì)的正確性。由于FPGA的可編程性，使得修改和優(yōu)化DDS的功能非?？旖荨?br />
  • 關(guān)鍵字： FPGA  DDS    

基于DDS+PLL實(shí)現(xiàn)跳頻信號源的設(shè)計(jì)方法

  • 　　航空通信設(shè)備包括短波通信、超短波通信設(shè)備，短波、超短波通信設(shè)備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強(qiáng)、抗偵測能力好、頻譜利用率高和易于實(shí)現(xiàn)碼分多址等優(yōu)點(diǎn)被稱為無線電通信的ldquo
  • 關(guān)鍵字： 設(shè)計(jì)  方法  信號源  實(shí)現(xiàn)  DDS  PLL  基于  

基于DDS的高精度任意波形發(fā)生器設(shè)計(jì)

  • 摘要：系統(tǒng)利用直接數(shù)字頻率合成技術(shù)(DDS)完成任意波形發(fā)生器設(shè)計(jì)，以FPGA作為核心控制器件，用Flash和RAM作為波形數(shù)據(jù)存儲模塊，在上位機(jī)軟件的控制下，利用高精度D／A轉(zhuǎn)換器，實(shí)現(xiàn)正弦波、方波、三角波、鋸齒波、高
  • 關(guān)鍵字： DDS  高精度  任意波形發(fā)生器    

航空系統(tǒng)跳頻信號源的方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： 跳頻通信  信號源  DDS+PLL  鎖相環(huán)  

基于CSMC工藝的零延時緩沖器的PLL設(shè)計(jì)

  • 　1 引言　　本文在傳統(tǒng)鎖相環(huán)結(jié)構(gòu)的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了一款用于多路輸出時鐘緩沖器中的鎖相環(huán)，其主 要結(jié)構(gòu)包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預(yù) 分頻結(jié)構(gòu)減小
  • 關(guān)鍵字： CSMC  PLL  工藝  零延時    

基于AVR與DDS技術(shù)的超聲波電源研制

  • 設(shè)計(jì)了一種在500kHz內(nèi)頻率任意可調(diào)、3.2瓦內(nèi)功率任意可調(diào)、且具備工作過程頻率自動跟蹤的超聲電源。綜合應(yīng)用 AVR單片機(jī)與 DDS頻率合成技術(shù)，能夠調(diào)節(jié)輸出頻率并驅(qū)動換能器的多階工作頻率；采用觸發(fā)器跟蹤與電流最大值等跟蹤方法，實(shí)現(xiàn)對換能器工作頻率的實(shí)時精確跟蹤，滿足壓電換能器的穩(wěn)定諧振工作的要求。此外，本超聲電源具備多種波型輸出、 LCD顯示、鍵盤輸入、自動掃頻等多種功能，可應(yīng)用于半導(dǎo)體芯片引線鍵合、醫(yī)療超聲、超聲金屬加工等領(lǐng)域。
  • 關(guān)鍵字： 電源  研制  超聲波  技術(shù)  AVR  DDS  基于  功率模塊  

基于FPGA和DDS技術(shù)的正弦信號發(fā)生器設(shè)計(jì)

  • 該系統(tǒng)由FPGA、單片機(jī)控制模塊、鍵盤、LED顯示組成，采用直接數(shù)字頻率合成(DDS)，D／A以及實(shí)時計(jì)算波形值等技術(shù)，設(shè)計(jì)出具有頻率設(shè)置功能，頻率步進(jìn)為100 Hz，頻率范圍為1 kHz～10 MHz之間正弦信號發(fā)生器。該系統(tǒng)的頻率范圍寬，步進(jìn)小，頻率精度較高。
  • 關(guān)鍵字： FPGA  DDS  正弦信號發(fā)生器    
共391條 18/27 |‹ « 16 17 18 19 20 21 22 23 24 25 » ›|

dds+pll介紹

您好，目前還沒有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473