首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

DSP48E Slice

RocketIO GTX 收發(fā)器

PowerPC 440 處理器模塊

SOPC簡介

  • SOPC(System On Programmable Chip)即可編程的片上系統(tǒng)，或者說是基于大規(guī)模FPGA的單片系統(tǒng)。SOPC的設(shè)計技術(shù)是現(xiàn)代計算機(jī)輔助設(shè)計技術(shù)、EDA技術(shù)和大規(guī)模集成電路技術(shù)高度發(fā)展的產(chǎn)物。
  • 關(guān)鍵字： SOPC  FPGA  

FPGA/CPLD 的設(shè)計思想與技巧

  • FPGA/CPLD 的設(shè)計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日后的設(shè)計工作，將取得事半功倍的效果！
  • 關(guān)鍵字： 設(shè)計思想  FPGA  CPLD  

CPLD/FPGA技術(shù)及電子設(shè)計自動化

  • 電子設(shè)計自動化（EDA）的實現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的，其特點是具有用戶可編程的特性。利用PLD/FPGA，電子系統(tǒng)設(shè)計工程師可以在實驗室中設(shè)計出專用IC，實現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開發(fā)、上市的時間，降低了開發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過編程來修改，不僅使設(shè)計修改和產(chǎn)品升級變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
  • 關(guān)鍵字： 可編程邏輯器件  FPGA  CPLD  電子設(shè)計  靈活性  

基于DSP控制的全數(shù)字UPS逆變器設(shè)計(一)

  • 隨著信息處理技術(shù)的不斷發(fā)展，尤其是計算機(jī)的廣泛應(yīng)用和Internet的迅猛發(fā)展，供電系統(tǒng)的可靠性要求越來越高，因此對不間斷電源（UPS）技術(shù)指標(biāo)的要求也越來越高。UPS的核心部分是一個恒頻恒壓逆變器，由于傳統(tǒng)模擬控制需要使用大量的分立元器件，老化和溫漂嚴(yán)重影響了系統(tǒng)的長期穩(wěn)定性?；贒SP的數(shù)字控制技術(shù)能大大改善產(chǎn)品的一致性，同時增加了控制的柔性，提高了整個系統(tǒng)的穩(wěn)定性和可靠性[1]。本文主要提出了一種數(shù)字控制的UPS逆變器結(jié)構(gòu)，詳細(xì)論述了控制系統(tǒng)的參數(shù)設(shè)計。
  • 關(guān)鍵字： UPS逆變器  DSP  數(shù)字雙環(huán)控制器  

FPGA管腳分配需要考慮的因素

  • 在芯片的研發(fā)環(huán)節(jié)，F(xiàn)PGA 驗證是其中的重要的組成部分，如何有效的利用 FPGA 的資源，管腳分配也是必須考慮的一個重要問題。一般較好的方法是在綜合過程中通過時序的一些約束讓對應(yīng)的工具自動分配，但是從研發(fā)的時間段上來考慮這種方法往往是不可取的，RTL驗證與驗證板設(shè)計必須是同步進(jìn)行的，在驗證代碼出來時驗證的單板也必須設(shè)計完畢，也就是管腳的分配也必須在設(shè)計代碼出來之前完成。
  • 關(guān)鍵字： 可編程邏輯器件  管腳分配  FPGA  

基于FPGA的鍵盤掃描模塊的設(shè)計

  • 在嵌入式計算機(jī)系統(tǒng)中，鍵盤是最基本的人機(jī)交互輸入設(shè)備。除了使用通用的標(biāo)準(zhǔn)鍵盤外，實際工程應(yīng)用中更需要進(jìn)行單獨設(shè)計并購程專用的各種小鍵盤。隨著EDA（電子設(shè)計自動化）技術(shù)的迅速發(fā)展，利用FPGA來實現(xiàn)各種數(shù)字電路將是非常經(jīng)濟(jì)和便利的。文中介紹鍵盤掃描模塊地實現(xiàn)原理，闡迷了一種基于FPGA的鍵盤掃描模塊的實現(xiàn)方法。
  • 關(guān)鍵字： 健盤掃描  嵌入式系統(tǒng)  抖動  FPGA  EDA  

基于FPGA的TFTLCD快檢信號源的設(shè)計

  • 目前TFT模塊的生產(chǎn)過程中常伴有模塊的線缺陷和點缺陷,依據(jù)TFT模塊的驅(qū)動和測試原理,設(shè)計了一種由FPGA和模擬開關(guān)組成的集成測試信號源,該信號源可提供源極信號、柵極信號、柵極控制信號和公共地信號四路測試信號。
  • 關(guān)鍵字： TFTLCD  快檢信號源的設(shè)計  FPGA  

一種基于FPGA的語音密碼鎖設(shè)計

  • 電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成，一把電子密匙里能存放多組開鎖密碼，用戶在使用過程中能夠隨時修改開鎖密碼，更新或配制鑰匙里開鎖密碼。一把電子鎖可配制多把鑰匙。語音方面的廣泛應(yīng)用，使得具有語音播放的電子密碼鎖使用起來更加方便。語音密碼鎖的體積小、保密性能好、使用方便，是用在保險箱、電話或是房門上不可少的部分。
  • 關(guān)鍵字： FPGA  

將片外調(diào)試的優(yōu)點融入FPGA片上調(diào)試之中

  • FPGA片上調(diào)試已出現(xiàn)了很多年，成為傳統(tǒng)復(fù)雜FPGA設(shè)計調(diào)試方法的一種常用替代方式，將虛擬測試夾具放于FPGA設(shè)計任何地方而不是采用昂貴的通用I/O引腳是可編程邏輯器件才有的性能。但片上調(diào)試也有一些不足之處，本文將討論片上調(diào)試的局限，并介紹如何把片上調(diào)試與片外深采樣存儲特性結(jié)合起來。
  • 關(guān)鍵字： FPGA  

幾種DSP與外接存儲器的連接方法

  • 存儲器接口分為ROM接口和RAM接口兩種。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片內(nèi)RAM和16K字的掩膜ROM。但是在DSP應(yīng)用的很多場合，尤其是帶信號存儲的DSP應(yīng)用來說，TMS320C5409的片內(nèi)存儲資源是遠(yuǎn)遠(yuǎn)不夠用的。因此，設(shè)計一個TMS320C5409硬件系統(tǒng)一般應(yīng)該包括其與EPROM/FLASH和SRAM的接口設(shè)計，以存放程序和數(shù)據(jù)。本文介紹TMS320C5409與存儲器的接口設(shè)計方案。
  • 關(guān)鍵字： 存儲器  DSP  連接  

mcu,DSP,PLD/EDA的介紹/比較/分析

全面剖析SOPC

  • SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實現(xiàn)一個高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platform FPGA.
  • 關(guān)鍵字： SOPC  CPLD  FPGA  
共9865條 73/658 |‹ « 71 72 73 74 75 76 77 78 79 80 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473