首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

基于FPGA的片上可編程系統(tǒng)(SOPC)設計之：典型實例-基于NIOS II處理器的“Hello LED”程序設計

  • 本節(jié)旨在通過給定的工程實例——“Hello LED”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現(xiàn)。本節(jié)主要講解下面一些
  • 關鍵字： SOPC  NiosII  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設計之：基于NIOS II的開發(fā)設計流程

  • NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個軟件工程的編輯、編譯、調試和下載。在采用NIOS處理器設計嵌入式系統(tǒng)時，通常會按照以下步驟。
  • 關鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于FPGA的片上可編程系統(tǒng)(SOPC)設計之：Altera公司的NIOS II解決方案

  • NIOS II是一個用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴展了目前世界上最流行的軟核嵌入式處理器的性能。
  • 關鍵字： Altera  片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于FPGA的片上可編程系統(tǒng)(SOPC)設計之：基于FPGA的SOPC系統(tǒng)組成原理和典型方案

  • SoC即System On Chip，是片上系統(tǒng)簡稱。它是IC設計與工藝技術水平不斷提高的結果。SoC從整個系統(tǒng)的角度出發(fā)，把處理機制、模型算法、芯片結構、各層次電路直至器件的設計緊密結合起來，在單個（或少數幾個）芯片上完成整個系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲器以及外圍電路等。
  • 關鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 編譯及仿真工程

  • 可以使用Quartus II Simulator在工程中仿真任何設計。根據所需的信息類型，可以進行功能仿真以測試設計的邏輯功能，也可以進行時序仿真。在目標器件中測試設計的邏輯功能和最壞情況下的時序，或者采用Fast Timing模型進行時序仿真，在最快的器件速率等級上仿真盡可能快的時序條件。
  • 關鍵字： QuartusII  編譯  FPGA  仿真  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 約束及配置工程

  • 設計好工程文件后，首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應用，通過時序約束可以使工程設計文件的綜合更加優(yōu)化。下面對這幾種約束方式進行介紹。
  • 關鍵字： QuartusII  約束  FPGA  配置  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

  • 邏輯鎖定方法學（LogicLock Methodology）內容就是在設計時采用邏輯鎖定的基于模塊設計流程（LogicLock block-based design flow），來達到固定單模塊優(yōu)化的目的。這種設計方法學中第一次引入了高效團隊合作方法：它可以讓每個單模塊設計者獨立優(yōu)化他的設計，并把所用資源鎖定。
  • 關鍵字： QuartusII  LogicLock  FPGA  邏輯鎖定工具  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 典型實例-SignalTap II功能演示

  • 本節(jié)旨在通過給定的工程實例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級調試功能SignalTap II和Intent Memory Content Editor的使用方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現(xiàn)。在本節(jié)中，將主要講解下面知識點。
  • 關鍵字： QuartusII  SignalTapII  FPGA  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 典型實例-LogicLock功能演示

  • 本節(jié)旨在通過Quartus軟件自帶的工程實例——“l(fā)ockmult”來熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節(jié)中，將主要講解下面知識點。
  • 關鍵字： QuartusII  LogicLock  FPGA  

FPGA系統(tǒng)設計的仿真驗證之： FPGA設計仿真驗證的原理和方法

  • 嚴格來講，F(xiàn)PGA設計驗證包括功能與時序仿真和電路驗證。仿真是指使用設計軟件包對已實現(xiàn)的設計進行完整測試，模擬實際物理環(huán)境下的工作情況。
  • 關鍵字： 仿真驗證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus  

FPGA系統(tǒng)設計的仿真驗證之： 功能仿真和時序仿真的區(qū)別和實現(xiàn)方法

  • 這里我們使用一個波形發(fā)生器作為例子，來說明如何使用Modelsim對Quartus II生成的IP Core和相應的HDL文件進行功能仿真和時序仿真。這個例子里面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣，都是基本的FPGA片上存儲單元，在以后的設計里面會經常使用到。
  • 關鍵字： 仿真驗證  功能仿真  FPGA  時序仿真  

FPGA系統(tǒng)設計的仿真驗證之： 仿真測試文件（Testbench）的設計方法

  • 隨著設計量和復雜度的不斷增加，數字設計驗證變得越來越難，所消耗的成本也越來越高。面對這種挑戰(zhàn)，驗證工程師必須依靠相應的驗證工具和方法才行。對于大型的設計，比如上百萬門的設計驗證，工程師必須使用一整套規(guī)范的驗證工具；而對于較小的設計，使用具有HDL testbench的仿真器是一個不錯的選擇。
  • 關鍵字： 仿真驗證  仿真測試文件  FPGA  Testbench  

FPGA設計開發(fā)軟件Quartus II的使用技巧之： 創(chuàng)建工程設計文件

  • Quartus II軟件將工程信息存儲在Quartus II工程配置文件中，如表5.1所示。它包含有關Quartus II工程的所有信息，包括設計文件、波形文件、SignalTap? II文件、內存初始化文件以及構成工程的編譯器、仿真器和軟件構建設置。
  • 關鍵字： QuartusII  編譯器  FPGA  仿真器  

FPGA設計開發(fā)軟件Quartus II的使用技巧之：Quartus II軟件基礎介紹

  • Quartus II設計軟件是Altera提供的完整的多平臺設計環(huán)境，能夠直接滿足特定設計需要，為可編程芯片系統(tǒng)（SOPC）提供全面的設計環(huán)境。Quartus II軟件含有FPGA和CPLD設計所有階段的解決方案。
  • 關鍵字： QuartusII  Max+PlusII  FPGA  

硬件描述語言Verilog HDL設計進階之：使用函數實現(xiàn)簡單的處理器

  • 本實例使用Verilog HDL設計一個簡單8位處理器，可以實現(xiàn)兩個8位操作數的4種操作。在設計過程中，使用了函數調用的設計方法。
  • 關鍵字： VerilogHDL  函數  處理器  FPGA  
共9865條 76/658 |‹ « 74 75 76 77 78 79 80 81 82 83 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473