首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> dsp／bios實(shí)時(shí)操作系統(tǒng)

dsp／bios實(shí)時(shí)操作系統(tǒng) 文章 進(jìn)入dsp／bios實(shí)時(shí)操作系統(tǒng)技術(shù)社區(qū)

基于CPLD的DSP人機(jī)接口模塊的設(shè)計(jì)

  • 基于CPLD的DSP人機(jī)接口模塊的設(shè)計(jì),CPLD(Complex programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來(lái)的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點(diǎn)。在超高速領(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用，日前的C
  • 關(guān)鍵字： 模塊  設(shè)計(jì)  接口  人機(jī)  CPLD  DSP  基于  

基于CAN總線的DSP芯片程序的受控加載實(shí)現(xiàn)

  • 基于CAN總線的DSP芯片程序的受控加載實(shí)現(xiàn),該技術(shù)使對(duì)DSP芯片程序的加載可以脫離仿真器而直接受控于列車(chē)的主控機(jī)#65377;該技術(shù)可靠性高#65380;使用靈活方便,具有很強(qiáng)的實(shí)用性#65377;磁懸浮列車(chē)上有很多基于DSP芯片的模塊和系統(tǒng)#65377;目前, DSP芯片程序的
  • 關(guān)鍵字： 受控  加載  實(shí)現(xiàn)  程序  芯片  CAN  總線  DSP  基于  

DSP+FPGA結(jié)構(gòu)在雷達(dá)模擬系統(tǒng)中的應(yīng)用

  • 1 引言隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來(lái)越不能滿足需要，正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面，數(shù)字信號(hào)處理技術(shù)逐漸地發(fā)展
  • 關(guān)鍵字： FPGA  DSP  雷達(dá)模擬  系統(tǒng)    

基于DSP和ARM9的汽車(chē)縱向碰撞預(yù)警系統(tǒng)設(shè)計(jì)

  • 引言利用圖像傳感器感知前方道路交通環(huán)境與障礙物位置，實(shí)現(xiàn)安全車(chē)距測(cè)量，對(duì)處于碰撞危險(xiǎn)的汽車(chē)及時(shí)報(bào)警有利于減少交通事故，提高道路交通安全。由于理論計(jì)算的安全車(chē)距首先要以保障安全為前提，經(jīng)常與駕駛員在行駛
  • 關(guān)鍵字： ARM9  DSP  汽車(chē)  碰撞預(yù)警    

飛思卡爾宏蜂窩產(chǎn)品完善QorIQ Qonverge片上基站組合

  • 飛思卡爾在其QorIQ Qonverge產(chǎn)品線上增加了宏蜂窩片上系統(tǒng)解決方案，推出了業(yè)界首個(gè)基于通用架構(gòu)的片上基站組合。飛思卡爾新的 QorIQ Qonverge B4420 基帶處理器可提供較高的吞吐量，允許最多 250 位用戶同時(shí)進(jìn)行多模操作，且支持LTE、LTE高級(jí)和WCDMA(HSPA+)標(biāo)準(zhǔn)。
  • 關(guān)鍵字： 飛思卡爾  B4420  宏蜂窩  DSP  201210  

Altera在28-nm FPGA上測(cè)試復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理設(shè)計(jì)

  • Altera公司 (NASDAQ: ALTR)日前宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。
  • 關(guān)鍵字： Altera  FPGA  DSP  

基于DSP的有源降噪系統(tǒng)分析與研究

  • 基于DSP的有源降噪系統(tǒng)分析與研究,在科技迅猛發(fā)展的今天，人們?cè)谙硎墁F(xiàn)代科技給人類帶來(lái)的種種便利之時(shí)，也面臨著日益嚴(yán)重的污染問(wèn)題，在這些污染中，噪聲是直接危害人們身心健康的污染源之一。在工業(yè)生產(chǎn)、公共交通、宇航、通訊等人類生活的各方面均
  • 關(guān)鍵字： 分析  研究  系統(tǒng)  降噪  DSP  有源  基于  

基于DSP的程序加密保護(hù)體制設(shè)計(jì)

  • 基于DSP的程序加密保護(hù)體制設(shè)計(jì),目前，DSP以其卓越的性能、獨(dú)有的特點(diǎn)，已經(jīng)成為通信、計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件。同時(shí)，隨著對(duì)知識(shí)產(chǎn)權(quán)的重視，在利用DSP進(jìn)行產(chǎn)品設(shè)計(jì)時(shí)，如何保護(hù)自己的成果，防止破譯者竊取，也成為設(shè)計(jì)者工作在一
  • 關(guān)鍵字： 體制  設(shè)計(jì)  保護(hù)  加密  DSP  程序  基于  

DSP在無(wú)刷直流電機(jī)控制中的應(yīng)用簡(jiǎn)介

  • DSP在無(wú)刷直流電機(jī)控制中的應(yīng)用簡(jiǎn)介,1 概述本文采用TI公司推出的240XDSP作為無(wú)刷直流電機(jī)全數(shù)字控制核心，組成的伺服系統(tǒng)只需要很少的系統(tǒng)元件。TMS320F240X是美國(guó)TI公司推出的高性能16位數(shù)字信號(hào)處理器(DSP)，是專門(mén)為電機(jī)的數(shù)字化控制而設(shè)計(jì)的。這種D
  • 關(guān)鍵字： 應(yīng)用  簡(jiǎn)介  控制  電機(jī)  直流  DSP  BLDC  

基于DSP的FPGA衛(wèi)星測(cè)控多波束系統(tǒng)設(shè)計(jì)

  • 基于DSP的FPGA衛(wèi)星測(cè)控多波束系統(tǒng)設(shè)計(jì),一、引言衛(wèi)星測(cè)控多波束系統(tǒng)主要針對(duì)衛(wèi)星信號(hào)實(shí)施測(cè)控，它包括兩個(gè)方面：信號(hào)波達(dá)方向(DOA)的估計(jì)和數(shù)字波束合成。波達(dá)方向的估計(jì)是對(duì)空間信號(hào)的方向分布進(jìn)行超分辨估計(jì)，提取空間源信號(hào)的參數(shù)如方位角、仰角等。數(shù)字
  • 關(guān)鍵字： 系統(tǒng)  設(shè)計(jì)  衛(wèi)星  FPGA  DSP  基于  

現(xiàn)代通信系統(tǒng)與DSP實(shí)驗(yàn)平臺(tái)簡(jiǎn)介

  • 現(xiàn)代通信系統(tǒng)與DSP實(shí)驗(yàn)平臺(tái)簡(jiǎn)介,1 引言近些年來(lái)，通信電子技術(shù)和計(jì)算機(jī)技術(shù)發(fā)展較快，不斷推陳出新，尤其是無(wú)線電通信技術(shù)在近幾年得到了迅猛發(fā)展。針對(duì)日新月異的新技術(shù)，大中專院校通信類專業(yè)的理論課程及教學(xué)方式也需不斷更新，才能跟上時(shí)代發(fā)展
  • 關(guān)鍵字： 平臺(tái)  簡(jiǎn)介  實(shí)驗(yàn)  DSP  通信  系統(tǒng)  現(xiàn)代  

DSP處理器與FLASH存儲(chǔ)器的接口技術(shù)

  • DSP處理器與FLASH存儲(chǔ)器的接口技術(shù),DSP是針對(duì)實(shí)時(shí)數(shù)字信號(hào)處理而設(shè)計(jì)的數(shù)字信號(hào)處理器，由于它具有計(jì)算速度快、體積小、功耗低的突出優(yōu)點(diǎn)，非常適合應(yīng)用于嵌入式實(shí)時(shí)系統(tǒng)。FLASH存儲(chǔ)器是新型的可電擦除的非易失性只讀存儲(chǔ)器，屬于EEPROM器件，與其它的
  • 關(guān)鍵字： 接口  技術(shù)  存儲(chǔ)器  FLASH  處理器  DSP  

基于嵌入式DSP的視頻編解碼分析

  • 基于嵌入式DSP的視頻編解碼分析,通用視頻標(biāo)準(zhǔn)和編解碼器聯(lián)合視頻組(Joint Video Team, JVT)由 ITU的視頻編碼專家組(Video Coding Experts Group, VCEG)和ISO/IEC運(yùn)動(dòng)圖像專家組(Moving Picture Experts Group, MPEG)組成。VCEG開(kāi)發(fā)自愿性標(biāo)準(zhǔn)，用于
  • 關(guān)鍵字： 解碼  分析  視頻  DSP  嵌入式  基于  

選用合適DSP元件進(jìn)行低功率設(shè)計(jì)的方法與技巧

  • 選用合適DSP元件進(jìn)行低功率設(shè)計(jì)的方法與技巧,許多嵌入式處理器都宣稱它們的功耗最低。但是事實(shí)上沒(méi)有一顆元件能在所有的應(yīng)用中保持最低功耗，因?yàn)榈凸牡亩x與應(yīng)用環(huán)境習(xí)習(xí)相關(guān)，適合某種應(yīng)用的晶片設(shè)計(jì)很可能會(huì)給另一種應(yīng)用帶來(lái)難題?？蓴y式應(yīng)用多半是根據(jù)電
  • 關(guān)鍵字： 設(shè)計(jì)  方法  技巧  功率  進(jìn)行  合適  DSP  元件  選用  

基于FPGA和DSP技術(shù)某型飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計(jì)

  • 在分析某型飛機(jī)MILSTD1553B數(shù)據(jù)總線系統(tǒng)構(gòu)成的基礎(chǔ)上，結(jié)合其通信協(xié)議與其消息傳輸格式，建立了某型飛機(jī)總線系統(tǒng)通訊層次結(jié)構(gòu)，并運(yùn)用FPGA和DSP技術(shù)設(shè)計(jì)了此型飛機(jī)總線系統(tǒng)通訊軟件。目前，隨著工藝和技術(shù)的進(jìn)步，集
  • 關(guān)鍵字： FPGA  DSP  飛機(jī)  總線系統(tǒng)    
共3919條 60/262 |‹ « 58 59 60 61 62 63 64 65 66 67 » ›|

dsp／bios實(shí)時(shí)操作系統(tǒng)介紹

您好，目前還沒(méi)有人創(chuàng)建詞條dsp／bios實(shí)時(shí)操作系統(tǒng)!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp／bios實(shí)時(shí)操作系統(tǒng)的理解，并與今后在此搜索dsp／bios實(shí)時(shí)操作系統(tǒng)的朋友們分享。    創(chuàng)建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473