fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

Digilent Nexys3 FPGA開(kāi)發(fā)板評(píng)測(cè)（二）

　　測(cè)試過(guò)程　　到現(xiàn)在已經(jīng)對(duì)Nexys3的硬件配置有了初步的了解。Nexys3的使用非常方便，平臺(tái)的搭建非常簡(jiǎn)單，一根USB-micro下載線能搞定一切，不用額外的穩(wěn)壓電源或者變壓器供電，對(duì)工程師來(lái)說(shuō)真是個(gè)福音，不用在辦公室和實(shí)驗(yàn)室來(lái)回奔波了。直接在辦公桌上就可以設(shè)計(jì)，下載程序。而且攜帶也很方便，只要有臺(tái)筆記本到那里都能開(kāi)始工作?！　?.上電前準(zhǔn)備　　為了監(jiān)測(cè)一些通用的接口，我們還是要準(zhǔn)備一根USB-micro線用于與PC串口通信，一臺(tái)VGA監(jiān)視用的顯示器，一個(gè)USB口的鼠標(biāo)或鍵盤。有了這些基本可以監(jiān)測(cè)N
關(guān)鍵字： adept Nexys3 FPGA

FPGA的圖像處理技術(shù)，你知道多少？

　　最近一段時(shí)間一直在研究基于FPGA的圖像處理，乘著這個(gè)機(jī)會(huì)和大家交流一下，自己也順便總結(jié)一下。主要是為了大家對(duì)用FPGA做圖像處理有個(gè)感性的認(rèn)識(shí)，如果真要研究的話就得更加深入學(xué)習(xí)了。本人水平有限，如有錯(cuò)誤，歡迎大家批評(píng)指正。　　基于軟件的圖像處理方法存在著一些局限性，尤其是計(jì)算速度和算法效率方面。所以大家很自然的就想到了FPGA作為嵌入式圖像應(yīng)用的平臺(tái)。許多圖像處理本身就是并行計(jì)算的，并且FPGA的編程硬件，本質(zhì)上也是并行的。但是利用FPGA硬件進(jìn)行圖像處理存在很多的困難，需要學(xué)到很多的技巧。下面
關(guān)鍵字： FPGA 圖像處理算法

一種基于FPGA的SOC設(shè)計(jì)方案

　　為減少在印制電路板(PCB)設(shè)計(jì)中的面積開(kāi)銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場(chǎng)可編程門陣列(FPGA)器件，進(jìn)而介紹采用該器件搭建基于先進(jìn)精簡(jiǎn)指令集機(jī)器(ARM)的片上系統(tǒng)(SOC)電路的設(shè)計(jì)方法，該方法按照高級(jí)微控制器總線架構(gòu)(AMBA)，設(shè)計(jì)ARM7處理器微系統(tǒng)及其外設(shè)電路，通過(guò)用搭建的系統(tǒng)對(duì)片外存儲(chǔ)器進(jìn)行擦寫，以及通過(guò)編寫軟硬件代碼定制符合ARM7外圍低速總線協(xié)議的用戶邏輯外設(shè)，驗(yàn)證了系統(tǒng)的準(zhǔn)確性，該系統(tǒng)可用于驗(yàn)證SOC設(shè)計(jì)系統(tǒng)。　　近年來(lái)，SOC技術(shù)得到了快速的發(fā)展，逐漸成為微電子行業(yè)的主
關(guān)鍵字： Actel FPGA SOC

一種基于FPGA的UART接口開(kāi)發(fā)方案

　　由于FPGA的功能日益強(qiáng)大，開(kāi)發(fā)周期短、可重復(fù)編程等優(yōu)點(diǎn)也越來(lái)越明顯，可以在FPGA芯片上集成UART功能模塊，從而簡(jiǎn)化電路，縮小PCB面積，提高系統(tǒng)可靠性。此外，F(xiàn)PGA的設(shè)計(jì)具有很高的靈活性，可以方便地進(jìn)行升級(jí)和移植。　　設(shè)計(jì)背景　　通用異步收發(fā)器(Universal Asynchronous Receiver/Transmitter，UART)可以和各種標(biāo)準(zhǔn)串行接口，如RS 232和RS 485等進(jìn)行全雙工異步通信，具有傳輸距離遠(yuǎn)、成本低、可靠性高等優(yōu)點(diǎn)。一般UART由專用芯片如8250
關(guān)鍵字： FPGA UART RS-232

一種基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng)

　　摘要：在振動(dòng)信號(hào)采集和處理系統(tǒng)設(shè)計(jì)中，信號(hào)的處理時(shí)間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng)，該系統(tǒng)通過(guò)振動(dòng)信號(hào)采集電路、抗混疊濾波電路、AD采樣電路將電荷信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)送入FPGA，在FPGA處理設(shè)計(jì)中利用數(shù)據(jù)流控制方法并行實(shí)現(xiàn)了信號(hào)的采樣和處理，并在數(shù)據(jù)存儲(chǔ)和訪問(wèn)過(guò)程中采用時(shí)鐘時(shí)標(biāo)方法判斷信號(hào)采樣過(guò)程中的數(shù)據(jù)丟失情況，有效提高了振動(dòng)信號(hào)處理的實(shí)時(shí)性及可靠性。本設(shè)計(jì)在真實(shí)環(huán)境中進(jìn)行了驗(yàn)證，系統(tǒng)運(yùn)行穩(wěn)定可靠，滿足各項(xiàng)技術(shù)應(yīng)用要求。　　振動(dòng)現(xiàn)象是機(jī)械設(shè)備運(yùn)
關(guān)鍵字： FPGA 傳感器 DSP

Maxim Integrated成為下一代Xilinx? UltraScale? FPGA電源方案主要供應(yīng)商

　　Maxim Integrated Products, Inc. 宣布成為Xilinx UltraScale FPGA電源方案的主要供應(yīng)商，Maxim為三款Xilinx FPGA參考設(shè)計(jì)提供電源管理方案。X-Fest 2014展會(huì)期間，系統(tǒng)設(shè)計(jì)人員可通過(guò)Xilinx Kintex UltraScale FPGA KCU105評(píng)估板對(duì)Maxim方案進(jìn)行評(píng)估。　　此次合作中，Maxim采用了十分靈活的InTune™數(shù)字電源產(chǎn)品，并首次將高密度、高效率的Volterra技術(shù)應(yīng)用到FPGA開(kāi)發(fā)板
關(guān)鍵字： Maxim Integrated Xilinx FPGA

Maxim Integrated高精度、高速數(shù)據(jù)采集系統(tǒng)提供經(jīng)過(guò)驗(yàn)證的FPGA模擬I/O設(shè)計(jì)，有效加速產(chǎn)品上市

　　Maxim Integrated Products, Inc. 推出高速、18位數(shù)據(jù)采集系統(tǒng)(DAS)參考設(shè)計(jì)MAXREFDES74#，幫助FPGA工程師加快基于FPGA控制系統(tǒng)的評(píng)估和驗(yàn)證，以及產(chǎn)品的上市進(jìn)程。　　如何實(shí)現(xiàn)高精度、高速數(shù)字控制環(huán)路是擺在設(shè)計(jì)人員面前的一個(gè)難題。現(xiàn)在，MAXREFDES74# DAS能夠?yàn)橐蟾呔?、高速?shù)據(jù)轉(zhuǎn)換的FPGA數(shù)字處理系統(tǒng)提供18位數(shù)據(jù)采集模擬輸入和輸出前端。MAXREFDES74#可直接插入標(biāo)準(zhǔn)FPGA I/O擴(kuò)展口(FMC)，參考設(shè)計(jì)包含完備的硬件、
關(guān)鍵字： Maxim Integrated FPGA 數(shù)據(jù)采集系統(tǒng)

基于FPGA的16抽頭FIR數(shù)字低通濾波器設(shè)計(jì)與仿真

　　摘要采用改進(jìn)并行分布式算法設(shè)計(jì)了一種16抽頭FIR數(shù)字低通濾波器，首先用Matlab工具箱中的FDATool設(shè)計(jì)濾波器系數(shù)，然后使用硬件描述語(yǔ)言Verilog HDL和原理圖，實(shí)現(xiàn)了子模塊和系統(tǒng)模塊設(shè)計(jì)，在Matlab與QuartusII中對(duì)系統(tǒng)模塊進(jìn)行聯(lián)合仿真。仿真結(jié)果表明，設(shè)計(jì)系統(tǒng)性能穩(wěn)定，濾波效果良好，且實(shí)用性較強(qiáng)。　　數(shù)字濾波器分為有限沖激響應(yīng)(FIR)和無(wú)限沖激響應(yīng)(IIR)兩種。其中，F(xiàn)IR數(shù)字濾波器在實(shí)現(xiàn)任意幅頻特性的同時(shí)能夠保證嚴(yán)格的線性相位特性。由于其單位沖激響應(yīng)是有限的，沒(méi)有
關(guān)鍵字： FPGA 低通濾波器 Matlab

RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片（ARM）及外圍芯片展示

　　下一篇：RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片(FPGA)及外圍芯片　　四、RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片(ARM)及外圍芯片展示　　看完了主控芯片(FPGA)以及外圍的一些芯片，我們?cè)倏纯戳硪活w主控芯片。我們可以看到這是一顆Freescale (飛思卡爾)公司的iMAX283芯片，筆者百度了有關(guān)這個(gè)芯片的介紹，有興趣的可以看看，i.MX283 是一款低功率、高性能的多媒體應(yīng)用處理器，專為通用嵌入式工業(yè)控制和消費(fèi)電子市場(chǎng)而優(yōu)化。i.MX283內(nèi)核
關(guān)鍵字： FPGA Freescale iMAX283

RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片（FPGA）及外圍芯片

　　上一篇： RIGOL普源精電 MSO1104Z 示波器拆解之拆解屏蔽罩　　三、RIGOL普源精電 MSO1104Z 示波器拆解之主控芯片(FPGA)及外圍芯片　　先來(lái)個(gè)主控板的全身照吧　　 ? 　　主板部分我們先從主控芯片看起吧，大家猜猜看，那個(gè)是最主要的芯片，我猜一定是那個(gè)帶著散熱片的芯片吧。來(lái)張?zhí)貙懣纯窗伞? 　　 ? 　　我們可以看到許多信號(hào)都是從這個(gè)芯片出來(lái)的，看來(lái)是主控芯片無(wú)疑了，這個(gè)主控芯片上面加了個(gè)散熱片，散熱片和芯片之間用導(dǎo)熱硅膠固定著，
關(guān)鍵字： FPGA 散熱片 ADI

RIGOL普源精電 MSO1104Z 示波器拆解之拆解外殼

　　前段時(shí)間入手了普源精電的一款型號(hào)為MSO1104Z 示波器，用了一段時(shí)間，總體來(lái)說(shuō)這款示波器，性能各方面都很不錯(cuò)，對(duì)得起這個(gè)價(jià)格，通過(guò)購(gòu)買和使用這款示波器，讓我對(duì)國(guó)產(chǎn)示波器有了新的認(rèn)識(shí)，對(duì)于這款示波器的性能還挺滿意，但不知道示波器內(nèi)部硬件設(shè)計(jì)如何，正好周末閑來(lái)無(wú)事，手癢難耐，決定拆來(lái)看看，一來(lái)是滿足自己的好奇心，因?yàn)楣P者是從事FPGA開(kāi)發(fā)的，也看過(guò)一些示波器的拆機(jī)圖，里面有用到FPGA芯片，所以對(duì)于這款示波器是否也用到FPGA芯片以及用什么型號(hào)的FPGA芯片非常感興趣。二來(lái)是通過(guò)拆機(jī)能為想購(gòu)買此款示波
關(guān)鍵字： FPGA 工具

萊迪思FPGA：定位低功耗、小尺寸、低成本

　　萊迪思(Lattice)半導(dǎo)體公司總裁兼CEO Darin Billerbeck近日訪華，帶來(lái)了最新推出iCE40 Ultra產(chǎn)品系列，并談了萊迪思FPGA的獨(dú)特定位。　　iCE40 Ultra?獨(dú)家集成了紅外遙控、條形碼、觸控、用戶識(shí)別、計(jì)步器等新興功能以及可供定制的極大靈活性，可加速移動(dòng)設(shè)備的“殺手級(jí)”功能定制。相比競(jìng)爭(zhēng)對(duì)手的方案，iCE40 Ultra FPGA在提供5倍更多功能的同時(shí)減小了30%的尺寸。并且相比以前的器件，功耗降低高達(dá)75%。　　
關(guān)鍵字：萊迪思 FPGA iCE40 201409

從芯片級(jí)到系統(tǒng)級(jí)：Xilinx催動(dòng)開(kāi)源硬件運(yùn)動(dòng)全面爆發(fā)

　　8月中旬，由賽靈思公司(Xilinx)主導(dǎo)的“OpenHW2014開(kāi)源硬件與嵌入式計(jì)算大賽”在古城西安完美落幕。決賽入圍的19支團(tuán)隊(duì)進(jìn)行了激烈的角逐，最終來(lái)自重慶大學(xué)的“隨身拍智能旋翼飛行器”項(xiàng)目隊(duì)伍成功奪冠。在之前的預(yù)賽中，來(lái)自天津大學(xué)、中科院、華中科技大學(xué)的團(tuán)隊(duì)分別榮獲HLS挑戰(zhàn)賽專項(xiàng)一等獎(jiǎng)。　　賽靈思公司全球大學(xué)計(jì)劃總監(jiān)Patrick Lysaght表示：“我們非常高興地看到越來(lái)越多的高校和知名企業(yè)加入到賽靈思率先發(fā)起的開(kāi)源硬件事業(yè)
關(guān)鍵字：賽靈思嵌入式 FPGA 201409

富士施樂(lè)公司授予Altera 2014年度優(yōu)秀合作伙伴獎(jiǎng)

　　Altera公司今天宣布，獲得富士施樂(lè)有限公司2014年度優(yōu)秀合作伙伴獎(jiǎng)。富士施樂(lè)公司總部位于日本，在亞太地區(qū)開(kāi)發(fā)、生產(chǎn)并銷售靜電復(fù)印(或者電子照相復(fù)印)以及文檔相關(guān)產(chǎn)品和服務(wù)。這是Altera連續(xù)第二年獲得富士施樂(lè)公司的優(yōu)秀合作伙伴獎(jiǎng)，Altera FPGA和SoC可編程邏輯器件和技術(shù)以其優(yōu)異的技術(shù)、極高的性價(jià)比和出眾的交付能力而再次獲得這一最高榮譽(yù)。　　富士施樂(lè)有限公司副總裁兼采購(gòu)部執(zhí)行總經(jīng)理Tomoyuki Matsuura評(píng)論說(shuō)：“多年以來(lái)，Altera一直為我們的業(yè)務(wù)提供可靠
關(guān)鍵字： Altera FPGA SoC

利用信號(hào)平均技術(shù)，消除噪聲干擾，提升重復(fù)信號(hào)采樣的精準(zhǔn)度

　　許多高速數(shù)據(jù)采集應(yīng)用，如激光雷達(dá)或光纖測(cè)試等，都需要從嘈雜的環(huán)境中采集小的重復(fù)信號(hào)，因此對(duì)于數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)來(lái)說(shuō)，最大的挑戰(zhàn)就是如何最大限度地減少噪聲的影響。利用信號(hào)平均技術(shù)，可以讓您的測(cè)量測(cè)試系統(tǒng)獲取更加可靠的、更加有效的測(cè)試數(shù)據(jù)。　　通常情況下，在模擬信號(hào)的測(cè)試中，所采集到的數(shù)據(jù)往往夾雜著一些不需要的、隨機(jī)的內(nèi)容，這些數(shù)據(jù)是由周圍的干擾或者測(cè)試誤差所引起的，我們稱之為隨機(jī)噪聲，這種噪聲可能會(huì)影響我們的目標(biāo)信號(hào)，也就是我們需要采集的數(shù)據(jù)。而采用信號(hào)平均技術(shù)，則可以減少隨機(jī)噪聲的影響，提升信噪比
關(guān)鍵字：凌華 FPGA DSP PCIe-9852 201409

共6376條 144/426 |‹ « 142 143 144 145 146 147 148 149 150 151 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]