fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

基于FPGA的多路光柵信號(hào)采集方案

光柵傳感器作為精密機(jī)械量測(cè)量的有效工具在線位移、角位移、速度、加速度等工程的測(cè)量上得到了廣泛應(yīng)用。在長度測(cè)量中，光柵微位移傳感器可以達(dá)到μm級(jí)的測(cè)量精度，同時(shí)可以動(dòng)態(tài)采集長度的變化，從而可以精確地算出運(yùn)動(dòng)速度甚至加速度。
關(guān)鍵字：多路選擇光柵傳感器 FPGA DSP 信號(hào)采集

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)方案

在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對(duì)FIR濾波器進(jìn)行了設(shè)計(jì)，然后進(jìn)行系統(tǒng)級(jí)仿真和ModelSim功能仿真，其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。
關(guān)鍵字： DSP FPGA VHDL 濾波器 FIR

基于FPGA的基帶64×64數(shù)據(jù)分配矩陣設(shè)計(jì)方案

本文采用FPGA作為實(shí)現(xiàn)控制邏輯的核心部件，提出了基于FPGA的基帶64×64 數(shù)據(jù)分配矩陣設(shè)計(jì)方案，并介紹了上位機(jī)的軟件設(shè)計(jì)思路和FPGA的內(nèi)部編程實(shí)現(xiàn)及仿真。經(jīng)驗(yàn)證該方案具有規(guī)模大、成本低、高速等特點(diǎn)，可廣泛應(yīng)用于大規(guī)?；鶐?shù)字系統(tǒng)測(cè)試及信號(hào)程控分配調(diào)度中。
關(guān)鍵字： Altera FPGA 矩陣開關(guān) ARM 基帶數(shù)字

基于FPGA的多普勒測(cè)振計(jì)信號(hào)采集與處理系統(tǒng)設(shè)計(jì)方案

傳統(tǒng)的淺海地形測(cè)量以船只為平臺(tái)，采用聲納技術(shù)進(jìn)行，這種測(cè)量方法對(duì)于一些船只難以駛?cè)氲膮^(qū)域便形成了測(cè)量盲區(qū)，而機(jī)載平臺(tái)與光聲淺海測(cè)量技術(shù)的結(jié)合克服了這一缺點(diǎn)，大大提高了測(cè)量區(qū)域的范圍。
關(guān)鍵字： Atera FPGA 信號(hào)采集轉(zhuǎn)換電路放大器

視頻分析挑戰(zhàn)不斷，選DSP還是FPGA？

智能交通旨在為交通參與者提供多樣性服務(wù)，它的誕生是現(xiàn)代電子信息技術(shù)演進(jìn)的必然結(jié)果。交通安全是困擾當(dāng)今國際交通領(lǐng)域最為嚴(yán)重的的一大難題。而在交通安全中，交通監(jiān)視和視頻分析是必不可少的一部分。
關(guān)鍵字： Altera DSP FPGA 視頻分析嵌入式

為智能手機(jī)傳感器節(jié)能？超低密度FPGA有招！

從屏幕旋轉(zhuǎn)、運(yùn)動(dòng)檢測(cè)、數(shù)字羅盤和3D游戲，到增強(qiáng)實(shí)境(AR)、數(shù)碼影像防抖技術(shù)、定位服務(wù)(LBS)、室內(nèi)及多樓層盲區(qū)導(dǎo)航功能，以加速度計(jì)、陀螺儀、氣壓計(jì)為代表的傳感器正在智能互聯(lián)時(shí)代扮演著重要的角色。因此，對(duì)智能手機(jī)設(shè)計(jì)者而言，一個(gè)顯而易見的挑戰(zhàn)是，如何管理手機(jī)中迅速增加的傳感器?
關(guān)鍵字： FPGA 傳感器 MCU 智能手機(jī) Lattice

基于FPGA的幀同步系統(tǒng)設(shè)計(jì)方案

在Xilinx的FPGA器件XC3S200-4FT200上對(duì)方案中設(shè)計(jì)的幀同步系統(tǒng)進(jìn)行了實(shí)現(xiàn)，利用Modelsim 6.0軟件進(jìn)行了仿真測(cè)試。仿真結(jié)果表明，本方案設(shè)計(jì)的同步系統(tǒng)工作穩(wěn)定，滿足性能要求。
關(guān)鍵字： Xilinx FPGA 幀同步 VHDL 寄存器

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計(jì)方案

在此基礎(chǔ)上通過電路設(shè)計(jì)建立了數(shù)字化能譜測(cè)量實(shí)驗(yàn)裝置，實(shí)測(cè)了137Cs的能譜，測(cè)量結(jié)果與相同條件下的模擬能譜儀的實(shí)測(cè)譜完全吻合。由此證明基于FPGA的數(shù)字多道脈沖幅度分析器硬件設(shè)計(jì)方案的正確可行，具有實(shí)用性。
關(guān)鍵字： FPGA 能譜儀 ADC DSP 分析器

基于低成本FPGA的高清低碼流H.264攝像機(jī)SoC參考設(shè)計(jì)

摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機(jī)SoC實(shí)現(xiàn)方式，該設(shè)計(jì)已經(jīng)完全實(shí)現(xiàn)，開創(chuàng)了高清低碼流安防攝像機(jī)SoC的先河。
關(guān)鍵字： FPGA SoC ASIC 攝像機(jī) 傳感器

賽靈思FPGA全局時(shí)鐘網(wǎng)絡(luò)結(jié)構(gòu)詳解

在 Xilinx 系列 FPGA 產(chǎn)品中，全局時(shí)鐘網(wǎng)絡(luò)是一種全局布線資源，它可以保證時(shí)鐘信號(hào)到達(dá)各個(gè)目標(biāo)邏輯單元的時(shí)延基本相同。其時(shí)鐘分配樹結(jié)構(gòu)如圖1所示。
關(guān)鍵字： Xilinx FPGA RAM DCM 時(shí)鐘信號(hào)

基于FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的二模冗余MIPS處理器

現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array， FPGA)是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發(fā)生改變。
關(guān)鍵字： FPGA SRAM MIPS 存儲(chǔ)器 BIST

雷達(dá)信號(hào)處理：FPGA還是GPU?

FPGA和CPU一直是雷達(dá)信號(hào)處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng)，越來越復(fù)雜，對(duì)信息處理的需求也急劇增長。為此，F(xiàn)PGA不斷在提高處理能力和吞吐量，CPU也在發(fā)展以滿足下一代雷達(dá)的信號(hào)處理性能需求。
關(guān)鍵字： FPGA CPU GPU GFLOP 轉(zhuǎn)換器

基于PCI總線的微弱信號(hào)采集模塊的設(shè)計(jì)方案

隨著微電子技術(shù)的廣泛普及、計(jì)算機(jī)技術(shù)的快速發(fā)展，現(xiàn)場(chǎng)信息實(shí)時(shí)采集系統(tǒng)的性能越來越受到大量關(guān)注。從測(cè)試系統(tǒng)和科研領(lǐng)域產(chǎn)生的動(dòng)態(tài)信息中提取有用數(shù)據(jù)進(jìn)行現(xiàn)場(chǎng)實(shí)時(shí)采集并存儲(chǔ)顯得尤為重要。
關(guān)鍵字： PCI FPGA 傳感器轉(zhuǎn)換器采集信號(hào)

一種新型帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)方案

本方案采用理論分析與硬件電路設(shè)計(jì)相結(jié)合的方法進(jìn)行了系統(tǒng)設(shè)計(jì)，并用FPGA予以實(shí)現(xiàn)。系統(tǒng)仿真與硬件電路測(cè)試結(jié)果證實(shí)了設(shè)計(jì)方案的正確性。該鎖相環(huán)的自由振蕩頻率可隨輸入信號(hào)頻率的變化而改變，具有電路結(jié)構(gòu)簡單、鎖相范圍廣、鎖定速度快和穩(wěn)態(tài)誤差小等特點(diǎn)。
關(guān)鍵字： FPGA 鎖相環(huán) 振蕩器濾波器計(jì)數(shù)器

基于FPGA的采集卡的圖像增強(qiáng)算法應(yīng)用研究

圖像在采集過程中不可避免地會(huì)受到傳感器靈敏度、噪聲干擾以及模數(shù)轉(zhuǎn)化時(shí)量化問題等因素影響而導(dǎo)致圖像無法達(dá)到人眼的視覺效果，為了實(shí)現(xiàn)人眼觀察或者機(jī)器自動(dòng)分析的目的，對(duì)原始圖像所做的改善行為，就被稱作圖像增強(qiáng)技術(shù)。
關(guān)鍵字：傳感器圖像增強(qiáng) FPGA PCI VHDL

共6376條 168/426 |‹ « 166 167 168 169 170 171 172 173 174 175 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]