fpga 文章進入fpga 技術(shù)社區(qū)

基于FPGA的UART 16倍頻采樣的VHDL設(shè)計

概述隨著電子設(shè)計自動化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以
關(guān)鍵字： FPGA UART VHDL 倍頻

一種散列表的FPGA設(shè)計與實現(xiàn)

文章在簡要介紹散列表工作原理的基礎(chǔ)上，提出了一種分離鏈接散列表的FPGA實現(xiàn)方案，并對方案涉及的各功能模塊實現(xiàn)進行了詳細闡述。
關(guān)鍵字： FPGA

一種基于FPGA的實時紅外圖像預(yù)處理方法

由于紅外圖像預(yù)處理算法自身的復(fù)雜性，使得紅外圖像在DSP中的預(yù)處理時間較長。針對這一問題，提出一種基于FPGA的實時紅外圖像預(yù)處理方法。該方法采用了流水線技術(shù)來并行完成非均勻校正、空間濾波、直方圖統(tǒng)計等多個紅外圖像預(yù)處理算法，對系統(tǒng)結(jié)構(gòu)進行了改進和優(yōu)化。經(jīng)過實驗測試驗證，該方法合理可行，能夠?qū)崟r高效地完成紅外圖像預(yù)處理任務(wù)。與DSP圖像預(yù)處理系統(tǒng)相比可以節(jié)約將近50％的處理時間。
關(guān)鍵字： FPGA 紅外圖像方法預(yù)處理

基于Xilinx FPGA的部分動態(tài)可重構(gòu)技術(shù)的信號解調(diào)系

隨著現(xiàn)代通信技術(shù)的迅速發(fā)展，信號的調(diào)制方式向多樣化發(fā)展，解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進行實時解調(diào)，現(xiàn)在很多的解調(diào)關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實觀，利用FPGA強大的
關(guān)鍵字： Xilinx FPGA 部分動態(tài)可重構(gòu) 信號解調(diào)系統(tǒng)

一種34位串行編碼方法的設(shè)計及其FPGA實現(xiàn)

新型艦艇或航空系統(tǒng)中所裝電子設(shè)備數(shù)量較多，布局緊湊，易造成系統(tǒng)內(nèi)部電磁干擾，普通數(shù)字信號不能夠滿足可靠傳輸?shù)囊?，對普通串行碼進行調(diào)制后傳輸信息，可使信號的抗干擾性能大大增加。RS232、RS422、RS485以及A
關(guān)鍵字： FPGA 串行編碼方法

Altera展示業(yè)界第一款QPI 1.1 FPGA本地代理

　　Altera公司在業(yè)界首次展示Intel QuickPath互聯(lián)(QPI)協(xié)議1.1支持的FPGA本地代理(Home Agent)。與Intel的Sandy Bridge XEON處理器相連接，這一演示在Pactron Vigor開發(fā)平臺上采用了Altera® Stratix® V FPGA，它被配置為本地代理，并同時支持高速緩存代理(Caching Agent)和本地代理。這一解決方案非常適合低延時信號處理、數(shù)據(jù)包處理和嵌入式應(yīng)用設(shè)計，例如，高頻度交易和大數(shù)據(jù)，與傳統(tǒng)CPU配置相比，
關(guān)鍵字： Altera FPGA Pactron Vigor

Altera展示業(yè)界首款20nm制程的32-Gbps收發(fā)器

Altera展出了業(yè)界首款具有32-Gbps收發(fā)器功能的可編程器件，在收發(fā)器技術(shù)上樹立了另一關(guān)鍵里程碑。此次展示使用了基于TSMC 20SoC工藝技術(shù)的20 nm器件，該成果證實了20nm硅片的性能，同時也向500多位Altera早期使用計劃的客戶提供了積極的進度標志——這些客戶正期待著在其高性能需求、以帶寬為中心的應(yīng)用開發(fā)中使用下一代Altera器件。
關(guān)鍵字： Altera FPGA 收發(fā)器

基于ISE設(shè)計提供低功耗FPGA解決方案

從Xilinx公司推出FPGA二十多年來，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實現(xiàn)數(shù)字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。降低FPGA功耗是降低
關(guān)鍵字： FPGA ISE 低功耗方案

基于FPGA的雙備份多路數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計與實

隨著信息技術(shù)的發(fā)展以及數(shù)字集成電路速度的提高，實時處理大量數(shù)據(jù)已經(jīng)成為現(xiàn)實，但在一些特殊條件下，無法實時傳輸數(shù)據(jù)，必須使用存儲測試方法。該方法是在不影響被測對象或在允許的范圍下，將微型存儲測試系統(tǒng)置入
關(guān)鍵字： FPGA 備份多路數(shù)據(jù)采集存儲系統(tǒng)

名詞解釋：ARM,DSP,FPGA,CPLD,SOPC,SOC區(qū)別與聯(lián)系

arm是一種嵌入式芯片，比單片機功能強，可以針對需要增加外設(shè)。類似于通用cpu，但是不包括桌面計算機。DSP主要用來計算，計算功能很強悍，一般嵌入式芯片用來控制，而DSP用來計算，譬如一般手機有一個arm芯片，主要用
關(guān)鍵字： SOC 區(qū)別聯(lián)系 SOPC CPLD ARM DSP FPGA 名詞解釋

FPGA與CPLD的區(qū)別有哪些？

盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點:①CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適
關(guān)鍵字： FPGA CPLD

JESD204標準解析，為什么我們要重視它？

一種新的轉(zhuǎn)換器接口的使用率正在穩(wěn)步上升，并且有望成為未來轉(zhuǎn)換器的協(xié)議標準。這種新接口——JESD204——誕 ...
關(guān)鍵字： JESD 數(shù)據(jù)轉(zhuǎn)換 FPGA

ARM,DSP,FPGA,CPLD,SOPC,SOC區(qū)別和聯(lián)系

ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系？arm是一種嵌入式芯片，比單片機功能強，可以針對需要增加外設(shè) ...
關(guān)鍵字： ARM DSP FPGA CPLD SOPC SOC

基于FPGA的高頻率ADC的實現(xiàn)

數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標準的功能元件粘合在一起來實現(xiàn)數(shù)字設(shè)計。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CP
關(guān)鍵字： FPGA ADC 高頻

芯片廠商賽靈思描畫后摩爾時代FPGA將向何處去

　　“未來賽靈思將不僅僅是一家FPGA的芯片廠商，而是向成為Smarter System All Programmable方案提供商轉(zhuǎn)型，我們將為客戶提供交鑰匙的解決方案。”提到賽靈思的未來，其亞太區(qū)銷售與市場副總裁楊飛如是說。　　賽靈思的這一藍圖在去年已經(jīng)初露端倪，而就在最近他們走出了面向具體應(yīng)用的第一步，即面向FPGA的優(yōu)勢領(lǐng)域--通信網(wǎng)絡(luò)應(yīng)用推出了一系列的基于7系列FPGA以及SoC FPGA產(chǎn)品的解決方案。　　追根溯源　　筆者在這里想帶大家一起回溯一下賽靈思的這
關(guān)鍵字：賽靈思 FPGA

共6376條 187/426 |‹ « 185 186 187 188 189 190 191 192 193 194 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]