fpga 文章進入fpga 技術(shù)社區(qū)

基于PM3388和FPGA的網(wǎng)絡(luò)接口設(shè)計

　　本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計的功能需求和性能需求，按照數(shù)據(jù)處理流程劃分功能模塊，以PM3388作為鏈路層處理芯片和兩片高性能FPGA作為鏈路層處理芯片完成了系統(tǒng)設(shè)計，并給出了具體實現(xiàn)方案。對兩片F(xiàn)PGA控制功能的實現(xiàn)做了重點闡述，對實現(xiàn)難點做了深入的分析。　　1 前言　　隨著網(wǎng)絡(luò)規(guī)模的持續(xù)膨脹和新型網(wǎng)絡(luò)應(yīng)用需求的不斷增長，目前基于IPv4技術(shù)的因特網(wǎng)在可擴展性、IP地址空間、安全、服務(wù)質(zhì)量控制、移動性、運營管理和盈利模式等諸多方面面臨著挑戰(zhàn)，尤其是地址空間匱乏、可擴展性差等缺陷嚴(yán)重制
關(guān)鍵字： FPGA

利用FPGA協(xié)處理提升無線子系統(tǒng)的性能

　　您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢?有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。　　常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。　　將需要高速并行處理的工作卸載給FPGA，而將需要高速
關(guān)鍵字： FPGA

基于FPGA的高速DMUX設(shè)計

介紹了基于Altera公司FPGA的高速DMUX(數(shù)據(jù)分路器)設(shè)計。通過與DMUX專用器件的比較，說明了這種實現(xiàn)方式的優(yōu)勢。
關(guān)鍵字： FPGA DMUX

ARM、DSP、FPGA的特點和區(qū)別

ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計了大量高性能、廉價、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場設(shè)計的第一款RISC微處理器，基本是32位單片機的行業(yè)標(biāo)準(zhǔn)，它提供一系列內(nèi)核、體系擴展、微處理器和系統(tǒng)芯片方案，四個功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來配置生產(chǎn)。由于所有產(chǎn)品均采用一個通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運行。目前ARM在手持設(shè)備市場占有90以上的份額，可以有效地縮短應(yīng)用程序開發(fā)與測試的時間，也降低了
關(guān)鍵字： ARM DSP FPGA 特點區(qū)別

基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計與實現(xiàn)

　　引言　　傳統(tǒng)的邏輯分析儀體積龐大、價格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲、顯示等方面存在諸多限制，在很大程度上影響了其在實際中的應(yīng)用。選用高性能的FPGA芯片進行數(shù)據(jù)處理，充分利用PC的強大處理功能，配合LabView圖形化語言開發(fā)的虛擬邏輯分析儀，其數(shù)據(jù)處理和傳輸速率大大提高，適用性極大增強，其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。　　工作原理　　本設(shè)計選用Altera公司的Cyclone系列FPGA器件EP1C3進行數(shù)據(jù)采集和處理，外接SR
關(guān)鍵字： FPGA

基于FPGA的鍵盤掃描模塊的設(shè)計與實現(xiàn)

　　在電子產(chǎn)品中，鍵盤是最基本的輸入設(shè)備，然而在應(yīng)用中都采用通用的鍵盤掃描器件是不現(xiàn)實的，需要單獨設(shè)計成專用的小鍵盤?，F(xiàn)代EDA(電子設(shè)計自動化)技術(shù)提供了一種很好的途徑,利用VHDL硬件描述語言和FPGA器件可以很方便地構(gòu)建鍵盤掃描模塊。經(jīng)過實際操作檢驗,該模塊可以很好地對每一次按鍵動作進行掃描和響應(yīng)，實現(xiàn)預(yù)先設(shè)計的功能。　　1 概述　　1.1 通用鍵盤和專用鍵盤　　在現(xiàn)代個人計算機系統(tǒng)中，一般都采用通用的標(biāo)準(zhǔn)鍵盤(如：標(biāo)準(zhǔn)101/102鍵盤或Microsoft自然PS/2鍵盤)來實現(xiàn)人與計
關(guān)鍵字： FPGA

2008年2月18日，邁瑞公司授予Altera“優(yōu)秀供應(yīng)商獎”

　　Altera公司今天宣布，深圳邁瑞生物醫(yī)療電子股份有限公司授予Altera 2007年度“優(yōu)秀供應(yīng)商獎”，這是雙方長期互惠合作的結(jié)果。邁瑞公司位于中國深圳，是醫(yī)療設(shè)備開發(fā)、生產(chǎn)和營銷的龍頭公司。Altera是2007年邁瑞供應(yīng)商大會上唯一獲得該獎項的FPGA供應(yīng)商。　　在年度供應(yīng)商大會上，邁瑞公司表達(dá)了對最有價值合作伙伴的感謝，這些合作伙伴不斷開拓創(chuàng)新，提高了公司的效能。Altera提供的功能、價值和技術(shù)支持契合邁瑞公司的需求，得到了邁瑞的認(rèn)可。　　邁瑞公司采購部
關(guān)鍵字： Altera FPGA

PLD/FPGA新手入門

PLD是可編程邏輯器件（Programable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Programable Gate Array)的簡稱，兩者的功能基本相同，只是實現(xiàn)原理略有不同，所以我們有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。 PLD是電子設(shè)計領(lǐng)域中最具活力和發(fā)展前途的一項技術(shù)，它的影響絲毫不亞于70年代單片機的發(fā)明和使用。 PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡單的74
關(guān)鍵字： PLD FPGA 入門

ADS8344和FPGA的高精度數(shù)據(jù)采集前端

　　數(shù)據(jù)采集在工業(yè)測試系統(tǒng)中是一個很重要的環(huán)節(jié)，其精確性和可靠性是至關(guān)重要的。本文闡述的數(shù)據(jù)采集系統(tǒng)精度高達(dá)16位，能夠?qū)?個外部模擬通道進行A/D采樣，最大模擬輸入信號范圍達(dá)到-15～+15V。該系統(tǒng)具有限幅保護功能，程序編寫簡便，能夠?qū)崿F(xiàn)對遠(yuǎn)端數(shù)據(jù)的采集和傳輸。　　1 系統(tǒng)硬件設(shè)計　　數(shù)據(jù)采集系統(tǒng)框圖如圖1所示。　　 ? 　　圖中，A/D轉(zhuǎn)換器采用了TI公司的16位逐次逼近型ADS8344;FPGA主要用于控制ADC的啟動、停止和查詢ADC狀態(tài)等，同時對數(shù)據(jù)進行高速數(shù)據(jù)緩
關(guān)鍵字： ADS8344 FPGA 數(shù)據(jù)采集

基于FPGA和DSP的高速瞬態(tài)信號檢測系統(tǒng)

　　引言　　目前國內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過程進行實時無損耗監(jiān)測的方法和手段，并根據(jù)監(jiān)測結(jié)果對火工品的可靠性進行準(zhǔn)確的判決和認(rèn)證，解決科研和生產(chǎn)過程中的具體問題。本系統(tǒng)采用感應(yīng)式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進的集成電路實現(xiàn)了電火工品的無損耗檢測。其主要目的是：第一，解決電火工品可靠性試驗中微秒級瞬態(tài)信號的檢測、處理和存儲技術(shù);第二，為可靠性試驗提供一種在線的無損耗實時檢測系統(tǒng)，以便對電火工品的發(fā)火全過程進行監(jiān)測;第三，為電火工品的發(fā)火可靠性認(rèn)證和評
關(guān)鍵字： FPGA DSP A/D

使用VHDL語言設(shè)計FPGA的幾個常見問題的探討

?????? 詳細(xì)討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設(shè)計現(xiàn)場可編程門陣列(FP-GA)時常見的三個問題：等占空比分頻電路、延時任意量的延時電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計可編程邏輯器件(PLD)/現(xiàn)場可編程門陣
關(guān)鍵字： VHDL FPGA 問題

基于FPGA的鎖相環(huán)位同步提取電路設(shè)計

　　概述　　同步是通信系統(tǒng)中一個重要的問題。在數(shù)字通信中，除了獲取相干載波的載波同步外，位同步的提取是更為重要的一個環(huán)節(jié)。因為只有確定了每一個碼元的起始時刻，才能對數(shù)字信息作出正確的判決。利用全數(shù)字鎖相環(huán)可直接從接收到的單極性不歸零碼中提取位同步信號。　　一般的位同步電路大多采用標(biāo)準(zhǔn)邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設(shè)計方法構(gòu)成，具有功耗大，可靠性低的缺點。用FPGA設(shè)計電路具有很高的靈活性和可靠性，可以提高集成度和設(shè)計速度，增強系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。　　數(shù)
關(guān)鍵字： FPGA 鎖相環(huán) 分頻器

PLD公司三極化形成

可編程邏輯器件（PLD）在與ASIC之激戰(zhàn)中已經(jīng)告捷：每年開始PLD設(shè)計的項目數(shù)目遠(yuǎn)遠(yuǎn)高于ASIC項目開工數(shù)。同時，PLD廠家之間也發(fā)生微妙的變化，由崛起時的爭強好斗和互不相讓，漸漸找到了各自的落腳點。目前看來，Xilinx的產(chǎn)品穩(wěn)居65nm FPGA市場，Altera最大的量產(chǎn)在90nm FPGA，Actel憑低功耗0.13微米FPGA在對功耗要求苛刻的領(lǐng)域站穩(wěn)了腳跟。昔日的兩個龐然大物——Xilinx和Altera之間拉開了距離，同時小型FPGA廠商如Actel躍躍欲試，漸漸跳
關(guān)鍵字： PLD FPGA ASIC

Xilinx屢獲殊榮的65nm Virtex-5系列新增三款器件

　　賽靈思公司宣布為其屢獲殊榮的65nm Virtex?-5 LX 和 LXT FPGA平臺增加三款新型小尺寸封裝器件，以滿足新興市場對可編程邏輯器件成本和密度的要求。其中邏輯優(yōu)化的LX平臺增加了Virtex-5 LX155器件，Virtex-5 LXT平臺則增加了LX20T以及LX155T器件，外加帶有低功率收發(fā)器的小尺寸 19mm FF323封裝。這些新增器件將支持工業(yè)網(wǎng)絡(luò)、醫(yī)療影像、馬達(dá)控制、國防和高性能計算應(yīng)用等領(lǐng)域實現(xiàn)更高水平的成本優(yōu)化。　　“由于Virtex-5系
關(guān)鍵字：賽靈思 FPGA 可編程邏輯器件

共6376條 391/426 |‹ « 389 390 391 392 393 394 395 396 397 398 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]