fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

Achronix再次突破FPGA網(wǎng)絡(luò)極限!為智能網(wǎng)卡（SmartNIC）提供400 GbE速度和PCIe Gen 5.0功能

高性能FPGA芯片和嵌入式FPGA硅知識(shí)產(chǎn)權(quán)（eFPGA IP）領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司日前宣布：Achronix網(wǎng)絡(luò)基礎(chǔ)架構(gòu)代碼（ANIC）現(xiàn)已包括400 GbE的連接速度。ANIC是一套靈活的FPGA IP模塊，專為提升高性能網(wǎng)絡(luò)傳輸速度而進(jìn)行了優(yōu)化，可用于Speedster?7t FPGA芯片和基于該芯片的VectorPath?加速卡。Achronix的FPGA產(chǎn)品和IP網(wǎng)絡(luò)解決方案為要求最苛刻的應(yīng)用提供最高的性能。隨著對(duì)高速數(shù)據(jù)處理的需求呈指數(shù)級(jí)增長(zhǎng)，Achronix始終走在創(chuàng)新
關(guān)鍵字： Achronix FPGA 智能網(wǎng)卡 SmartNIC

簡(jiǎn)化半導(dǎo)體設(shè)計(jì)驗(yàn)證！ AMD發(fā)布最新FPGA芯片

FPGA（現(xiàn)場(chǎng)可編程邏輯柵陣列）靈活性高，成為智能網(wǎng)卡、電訊網(wǎng)絡(luò)等各種應(yīng)用的理想選擇。AMD（前身為賽靈思）27日發(fā)表最新Versal FPGAs，設(shè)計(jì)成芯片建成前可模擬測(cè)試。AMD Versal系列高級(jí)產(chǎn)品線經(jīng)理Rob Bauer指出，透過(guò)這些FPGA，芯片設(shè)計(jì)者能在芯片下線（tapeout）前先為即將完成的ASIC或SOC創(chuàng)建數(shù)位雙胞胎或數(shù)字版，有助設(shè)計(jì)者驗(yàn)證，并更早開始軟件開發(fā)等。Bauer指出，隨著先進(jìn)封裝技術(shù)過(guò)渡到2.5D和3D芯片架構(gòu)，這對(duì)芯片制造商只會(huì)變得更困難。芯片設(shè)計(jì)者不再為單片，而是多
關(guān)鍵字：半導(dǎo)體設(shè)計(jì)驗(yàn)證 AMD FPGA

Dolphin Design推出用于聲音分類的創(chuàng)新IP，可減少99%的功耗

2023年6月28日，格勒諾布爾。Dolphin Design是提供電源管理、音頻和處理器以及ASIC設(shè)計(jì)服務(wù)的半導(dǎo)體IP解決方案的領(lǐng)導(dǎo)者，今天宣布推出WhisperExtractor，這是一個(gè)改變游戲規(guī)則的混合信號(hào)IP，用于支持語(yǔ)音和音頻的SoC。WhisperExtractor IP能夠以μW級(jí)別的功耗實(shí)現(xiàn)語(yǔ)音和聲音分類，為突破性的在線語(yǔ)音用戶界面和在線聲音檢測(cè)鋪平道路。該IP增強(qiáng)了旨在實(shí)現(xiàn)關(guān)鍵詞識(shí)別（KWS）、自動(dòng)語(yǔ)音識(shí)別（ASR）、自然語(yǔ)言處理（NLP）或智能安全攝像頭等電池供電的高能效聲音分類應(yīng)
關(guān)鍵字： Dolphin Design 聲音分類 IP

萊迪思推出Lattice Insights培訓(xùn)網(wǎng)站,助力FPGA應(yīng)用設(shè)計(jì)和開發(fā)

萊迪思半導(dǎo)體公司，低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布推出官方培訓(xùn)門戶網(wǎng)站“Lattice Insights?”，幫助客戶和合作伙伴充分體驗(yàn)低功耗FPGA設(shè)計(jì)。Lattice Insights由FPGA和培訓(xùn)專家開發(fā)，提供各種學(xué)習(xí)計(jì)劃、強(qiáng)大的課程庫(kù)以及可定制的交互式講師指導(dǎo)培訓(xùn)，涵蓋FPGA開發(fā)的方方面面，包括芯片、軟件、解決方案、開發(fā)板等。萊迪思全球銷售高級(jí)副總裁Mark Nelson表示：“Lattice Insights旨在為我們的客戶提供全面的內(nèi)容和實(shí)踐培訓(xùn)，幫助他們擴(kuò)展專業(yè)知識(shí)，并將先進(jìn)的解決
關(guān)鍵字：萊迪思 Lattice Insights FPGA

基于FPGA的手勢(shì)識(shí)別系統(tǒng)研究

相比于傳統(tǒng)鍵盤鼠標(biāo)人機(jī)交互模式，手勢(shì)識(shí)別具有更大發(fā)展?jié)摿?，本文先搭建了一個(gè)有關(guān)手勢(shì)識(shí)別的框架，然后再和FPGA的硬件技術(shù)相關(guān)聯(lián)，將FPGA融入手勢(shì)識(shí)別之中，并設(shè)計(jì)自己的手勢(shì)識(shí)別算法，使得能夠在平臺(tái)上得以實(shí)現(xiàn)。
關(guān)鍵字： 202306 FPGA 手勢(shì)識(shí)別

CEVA將在上海世界移動(dòng)通信大會(huì)展示消費(fèi)類電子用芯片和軟件IP

全球領(lǐng)先的無(wú)線連接和智能感知技術(shù)及共創(chuàng)解決方案的授權(quán)許可廠商CEVA, Inc.（納斯達(dá)克股票代碼：CEVA）參加2023年6月28至30日在上海舉辦的世界移動(dòng)通信大會(huì)。在這次展會(huì)上，CEVA團(tuán)隊(duì)將與SoC和OEM客戶面對(duì)面溝通交流，探討最新的技術(shù)創(chuàng)新，并介紹如何充分利用CEVA IP開發(fā)無(wú)線連接和智能感知應(yīng)用以實(shí)現(xiàn)產(chǎn)品設(shè)計(jì)目標(biāo)。 CEVA將在行政會(huì)議室展示用于邊緣AI、5G、計(jì)算機(jī)視覺(jué)、空間音頻(spatial-audio)和物聯(lián)網(wǎng)連接的最新解決方案，包括： ● 邊緣AI推
關(guān)鍵字： CEVA 上海世界移動(dòng)通信大會(huì) IP

Microchip發(fā)布中端FPGA工業(yè)邊緣協(xié)議棧、核心庫(kù)IP和轉(zhuǎn)換工具

這些新工具使得轉(zhuǎn)向使用PolarFire? FPGA和片上系統(tǒng)（SoC）FPGA變得比以往更容易隨著智能邊緣設(shè)備對(duì)能效、安全性和可靠性提出新要求，系統(tǒng)架構(gòu)師和設(shè)計(jì)工程師不得不尋找新的解決方案。Microchip Technology Inc.（美國(guó)微芯科技公司）今日宣布推出新的開發(fā)資源和設(shè)計(jì)服務(wù)，以幫助系統(tǒng)設(shè)計(jì)人員轉(zhuǎn)向使用PolarFire FPGA和SoC，包括業(yè)界首款中端工業(yè)邊緣協(xié)議棧、可定制的加密和軟知識(shí)產(chǎn)權(quán)（IP）啟動(dòng)庫(kù)，以及將現(xiàn)有FPGA設(shè)計(jì)轉(zhuǎn)換為PolarFire器件的新工具。&n
關(guān)鍵字： Microchip FPGA 工業(yè)邊緣協(xié)議棧

淺談基于色控技術(shù)的電視氛圍燈方案

介紹了基于色控技術(shù)的電視氛圍燈方案，并比較了相應(yīng)技術(shù)以及應(yīng)用的優(yōu)劣勢(shì)。氛圍燈在智能家居、商業(yè)展會(huì)、藝術(shù)照明、車機(jī)等場(chǎng)景應(yīng)用較多，在電視上還較少應(yīng)用，本文就基于色控技術(shù)在電視上的應(yīng)用方案進(jìn)行了分析以及探討。
關(guān)鍵字： 202305 LED氛圍燈 RGB FPGA HDMI IOT

先進(jìn)的系統(tǒng)控制FPGA為您帶來(lái)全新可能

在過(guò)去的幾年里，我們見證了人工智能模型的革命性發(fā)展，尤其是隨著市場(chǎng)上生成式人工智能工具的興起（如OpenAI的ChatGPT、谷歌的Bard和其他每天都在推出的新模型），這種發(fā)展比以往任何時(shí)候都要迅猛。AI模型包括自然語(yǔ)言處理、計(jì)算機(jī)視覺(jué)和其他工作類型，這些任務(wù)將推動(dòng)AI的進(jìn)一步發(fā)展，但這也需要系統(tǒng)基礎(chǔ)設(shè)施跟上步伐，因?yàn)橄到y(tǒng)控制復(fù)雜性與日俱增，同時(shí)對(duì)存儲(chǔ)容量、系統(tǒng)控制接口速度和帶寬要求也不斷增長(zhǎng)。隨著這些技術(shù)創(chuàng)新帶來(lái)的計(jì)算吞吐量的顯著提高，先進(jìn)、復(fù)雜的系統(tǒng)設(shè)計(jì)和系統(tǒng)控制架構(gòu)的需求和重要性只會(huì)進(jìn)一步增加。這
關(guān)鍵字：系統(tǒng)控制 FPGA

利用VectorBlox開發(fā)工具包在PolarFire FPGA實(shí)現(xiàn)人工智能

隨著人工智能、機(jī)器學(xué)習(xí)技術(shù)和物聯(lián)網(wǎng)的興起，人工智能的應(yīng)用開始逐漸轉(zhuǎn)移到收集數(shù)據(jù)的邊緣裝置。為縮小體積、減少產(chǎn)熱、提高計(jì)算性能，這些邊緣應(yīng)用需要節(jié)能型的解決方案。Microchip的智能嵌入式視覺(jué)解決方案，致力于讓軟件開發(fā)人員可以更方便地在PolarFire?現(xiàn)場(chǎng)可編程門陣列（FPGA）內(nèi)執(zhí)行人工智能的模型，進(jìn)而滿足邊緣應(yīng)用對(duì)節(jié)能型推理功能日益增長(zhǎng)的需求。作為Microchip嵌入式解決方案組合的重要新成員，VectorBlox?加速器軟件開發(fā)工具包（SDK）可幫助軟件開發(fā)人員在不學(xué)習(xí)FPGA工具流程的前提
關(guān)鍵字： VectorBlox 開發(fā)工具包 PolarFire FPGA 人工智能

一種用于溫濕度批量自動(dòng)校準(zhǔn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種基于FPGA的多UART擴(kuò)展系統(tǒng)，用來(lái)批量采集溫濕度傳感器的數(shù)據(jù)，簡(jiǎn)單介紹FPGA擴(kuò)展UART的方法。上位機(jī)控制程序?qū)邮盏降呐繙貪穸葦?shù)據(jù)進(jìn)行自動(dòng)分選、存儲(chǔ)，并實(shí)現(xiàn)批量自動(dòng)線性校準(zhǔn)。溫濕度校準(zhǔn)前后的測(cè)量數(shù)據(jù)表明，設(shè)備數(shù)據(jù)的一致性得到很大提升。此設(shè)計(jì)已成功應(yīng)用于生產(chǎn)校準(zhǔn)系統(tǒng)中，方便快捷。此設(shè)計(jì)方法和思想可以推廣到其他需要批量數(shù)據(jù)采集，批量數(shù)據(jù)自動(dòng)處理的場(chǎng)合。
關(guān)鍵字： 202305 批量自動(dòng)校準(zhǔn) FPGA UART擴(kuò)展線性擬合

英特爾發(fā)布首款具有PCIe5.0和CXL功能的FPGA

當(dāng)?shù)貢r(shí)間5月22日，英特爾可編程解決方案事業(yè)部宣布，符合量產(chǎn)要求的英特爾Agilex?7 R-tile正在批量交付。該設(shè)備是首款具備PCIe 5.0和CXL功能的FPGA，同時(shí)這款FPGA亦是唯一一款擁有支持上述接口所需的硬化知識(shí)產(chǎn)權(quán)（IP）的產(chǎn)品。英特爾表示，面對(duì)時(shí)間、預(yù)算和功耗所帶來(lái)的限制，包括數(shù)據(jù)中心、電信和金融服務(wù)在內(nèi)的各行業(yè)組織都將FPGA視為靈活、可編程的，以及高效的解決方案。使用Agilex 7 R-Tile，客戶可以將FPGA與諸如第四代英特爾至強(qiáng)可擴(kuò)展處理器等進(jìn)行無(wú)縫銜接，并通過(guò)
關(guān)鍵字：英特爾 PCIe5.0 CXL FPGA

英特爾Agilex 7 FPGA R-Tile現(xiàn)已量產(chǎn)，為CPU提供領(lǐng)先的帶寬

在技術(shù)創(chuàng)新的推動(dòng)下，從邊緣計(jì)算到云的新連接和處理模型也在高速發(fā)展，隨之而來(lái)的，則是對(duì)靈活硬件解決方案與日俱增的需求。隨著市場(chǎng)上對(duì)帶寬的要求不斷增加，對(duì)更快、更靈活的設(shè)備的需求也日益迫切。而于近期推出的英特爾Agilex? 7 FPGA R-Tile，憑借其高帶寬接口和靈活的可編程邏輯，能夠滿足行業(yè)發(fā)展需求。目前，基于R-Tile的英特爾Agilex 7 FPGA正在量產(chǎn)。近年來(lái)，F(xiàn)PGA 加速器在市場(chǎng)上的應(yīng)用率穩(wěn)步增長(zhǎng)，而隨著配備R-Tile的FPGA 的推出，更高性能的加速器也隨之而來(lái)。FPGA 加速器
關(guān)鍵字：英特爾 Agilex FPGA

基于PCIe+X86系統(tǒng)的毫米波信號(hào)實(shí)時(shí)處理研究及FPGA實(shí)現(xiàn)*

為了滿足毫米波5G信號(hào)采集傳輸控制系統(tǒng)中對(duì)前端射頻芯片的控制以及5G數(shù)據(jù)到上位機(jī)的高速傳輸?shù)男枨螅O(shè)計(jì)了一套基于FPGA的高速采集系統(tǒng)。實(shí)現(xiàn)了基帶數(shù)據(jù)的高速傳輸，測(cè)試結(jié)果驗(yàn)證了設(shè)計(jì)方案的可行性。該系統(tǒng)可允許用戶通過(guò)PCIe總線訪問(wèn)FPGA中的用戶配置寄存器，同時(shí)該系統(tǒng)可對(duì)前端射頻產(chǎn)生的不高于4 GB/s的連續(xù)或非連續(xù)上行數(shù)據(jù)進(jìn)行實(shí)時(shí)采集，同時(shí)可以將上位機(jī)中的下行數(shù)據(jù)以不少于4 GB/s的速率寫入FPGA側(cè)的DDR4。
關(guān)鍵字： 202305 5G NR 毫米波 PCIe FPGA X86

用于多時(shí)鐘域 SoC 和 FPGA 的同步器技術(shù)

通常，傳統(tǒng)的雙觸發(fā)器同步器用于同步單比特電平信號(hào)。如圖1和圖2所示，觸發(fā)器A和B1工作在異步時(shí)鐘域。CLK_B 時(shí)鐘域中的觸發(fā)器 B1 對(duì)輸入 B1-d 進(jìn)行采樣時(shí)，輸出 B1-q 有可能進(jìn)入亞穩(wěn)態(tài)。但在 CLK_B 時(shí)鐘的一個(gè)時(shí)鐘周期期間，輸出 B1-q 可能穩(wěn)定到某個(gè)穩(wěn)定值。常規(guī)二觸發(fā)器同步器通常，傳統(tǒng)的雙觸發(fā)器同步器用于同步單比特電平信號(hào)。如圖1和圖2所示，觸發(fā)器A和B1工作在異步時(shí)鐘域。CLK_B 時(shí)鐘域中的觸發(fā)器 B1 對(duì)輸入 B1-d 進(jìn)行采樣時(shí)，輸出 B1-q 有可能進(jìn)入亞穩(wěn)態(tài)。但在 CLK
關(guān)鍵字： SoC FPGA