fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

快閃FPGA實(shí)現(xiàn)創(chuàng)新FPGA設(shè)計(jì)

在FPGA領(lǐng)域，隨著全球市場(chǎng)“消費(fèi)化”趨勢(shì)的日益明顯，人們對(duì)于低功率、小占位面積FPGA的需求不斷增加。此外，環(huán)保節(jié)能理念日漸深入人心，也使得更多的企業(yè)開始使用低功率組件，從而降低系統(tǒng)的能耗。產(chǎn)品上市時(shí)間的縮短、效率和可靠性的提高、開發(fā)成本的降低以及對(duì)設(shè)計(jì)靈活性的高要求，使得FPGA有了愈來愈廣闊的發(fā)展空間，也變得愈加重要。
關(guān)鍵字：快閃 Actel FPGA

FPGA設(shè)計(jì)工具視點(diǎn)

作為一個(gè)負(fù)責(zé)FPGA企業(yè)市場(chǎng)營(yíng)銷團(tuán)隊(duì)工作的人，我不得不說，由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計(jì)領(lǐng)域的獨(dú)創(chuàng)性，F(xiàn)PGA正不斷實(shí)現(xiàn)其支持片上系統(tǒng)設(shè)計(jì)的承諾。隨著每一代新產(chǎn)品的推出，F(xiàn)PGA在系統(tǒng)中具有越來來越多的功能，可作為協(xié)處理器、DSP 引擎以及通信平臺(tái)等，在某些應(yīng)用領(lǐng)域甚至還可用作完整的片上系統(tǒng)。
關(guān)鍵字：設(shè)計(jì)工具 DSP FPGA ASSP

依托FPGA開發(fā)高性能網(wǎng)絡(luò)安全處理平臺(tái)

通過FPGA來構(gòu)建一個(gè)低成本、高性能、開放架構(gòu)的數(shù)據(jù)平面引擎可以為網(wǎng)絡(luò)安全設(shè)備提供性能提高的動(dòng)力。隨著互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，性能成為制約網(wǎng)絡(luò)處理的一大瓶頸問題。FPGA作為一種高速可編程器件，為網(wǎng)絡(luò)安全流量處理提供了一條低成本、高性能的解決之道。
關(guān)鍵字：高性能網(wǎng)絡(luò)安全 FPGA 處理平臺(tái)

目標(biāo)設(shè)計(jì)平臺(tái)使基于FPGA的系統(tǒng)開發(fā)易如反

賽靈思公司在正式發(fā)布新一代旗艦產(chǎn)品高性能Virtex-6和低成本Spartan-6 FPGA時(shí)，首次提出了“目標(biāo)設(shè)計(jì)平臺(tái)”的新概念。賽靈思目標(biāo)設(shè)計(jì)平臺(tái)包含五個(gè)關(guān)鍵部分：Virtex-6和Spartan-6 FPGA器件、支持和集成業(yè)界成熟設(shè)計(jì)方法的設(shè)計(jì)環(huán)境、采用業(yè)界標(biāo)準(zhǔn)FPGA多層連接器的可擴(kuò)展板和套件、提供接口的IP內(nèi)核和強(qiáng)大的參考設(shè)計(jì)。
關(guān)鍵字：目標(biāo)設(shè)計(jì)平臺(tái) 系統(tǒng)開發(fā) FPGA Virtex-6 Spartan-6

如何在Linux路由上設(shè)置IP和MAC綁定

在有些系統(tǒng)中有這樣的需求，希望內(nèi)部網(wǎng)中的某幾個(gè)IP地址連接互聯(lián)網(wǎng)，而又希望這些IP地址不被非法用戶盜用。可以通過下面的解決辦法實(shí)現(xiàn)：首先使用ipchains或者iptables來設(shè)定只允許合法的IP地址連出。
關(guān)鍵字：路由 IP Linux Mac

基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)

基于FPGA設(shè)計(jì)的驅(qū)動(dòng)電路是可再編程的，與傳統(tǒng)的方法相比，其優(yōu)點(diǎn)是集成度高、速度快、可靠性好。若要改變驅(qū)動(dòng)電路的時(shí)序，增減某些功能，僅需要對(duì)器件重新編程即可，在不改變?nèi)魏斡布那闆r下，即可實(shí)現(xiàn)驅(qū)動(dòng)電路的更新?lián)Q代。通過對(duì)TCDl50lD輸出圖像信號(hào)特征的簡(jiǎn)要分析，分別闡述了內(nèi)、外2種除噪方法，并給出了相應(yīng)的時(shí)序，再利用Quartus II 7．2軟件平臺(tái)對(duì)TCDl501D CCD驅(qū)動(dòng)時(shí)序及AD9826的采樣時(shí)序進(jìn)行了設(shè)計(jì)及結(jié)果仿真，使CCD的驅(qū)動(dòng)變得簡(jiǎn)單且易于處理，這是傳統(tǒng)邏輯電路無法比擬的，對(duì)其他CCD時(shí)
關(guān)鍵字： CCD驅(qū)動(dòng)時(shí)序模擬信號(hào)處理 FPGA

基于高速FPGA的PCB設(shè)計(jì)技術(shù)

本文只談及了一些基本的概念。這里所涉及的任何一個(gè)主題都可以用整本書的篇幅來討論。關(guān)鍵是要在為PCB版圖設(shè)計(jì)投入大量時(shí)間和精力之前搞清楚目標(biāo)是什么。一旦完成了版圖設(shè)計(jì)，重新設(shè)計(jì)就會(huì)耗費(fèi)大量的時(shí)間和金錢，即便是對(duì)走線的寬度作略微的調(diào)整。不能依賴PCB版圖工程師做出能夠滿足實(shí)際需求的設(shè)計(jì)來。原理圖設(shè)計(jì)師要一直提供指導(dǎo)，作出精明的選擇，并為解決方案的成功負(fù)起責(zé)任。
關(guān)鍵字： PCB 電容 SERDES FPGA

用FPGA實(shí)現(xiàn)FIR濾波器

你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來幫助你進(jìn)行設(shè)計(jì)，因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
關(guān)鍵字： FIR濾波器 DSP LUT FPGA

克服FPGA I/O引腳分配挑戰(zhàn)

賽靈思公司開發(fā)了一種規(guī)則驅(qū)動(dòng)的方法。首先根據(jù)PCB和FPGA設(shè)計(jì)要求定義一套初始引腳布局，這樣利用與最終版本非常接近的引腳布局設(shè)計(jì)小組就可以盡可能早地開始各自的設(shè)計(jì)流程。如果在設(shè)計(jì)流程的后期由于PCB布線或內(nèi)部FPGA性能問題而需要進(jìn)行調(diào)整，在采用這一方法晨這些問題通常也已經(jīng)局部化了，只需要在PCB或FPGA設(shè)計(jì)中進(jìn)行很小的設(shè)計(jì)修改。
關(guān)鍵字： PCB IO引腳分配 FPGA

用最新工具解決FPGA設(shè)計(jì)中的時(shí)序問題

　　時(shí)序問題的惱人之處在于沒有哪種方法能夠解決所有類型的問題。由于客戶對(duì)于和現(xiàn)場(chǎng)應(yīng)用工程師共享源代碼通常非常敏感，因此我們通常都是通過將工具的潛力發(fā)揮到極致來幫助客戶解決其時(shí)序問題。當(dāng)然好消息就是通過這種方法以及優(yōu)化RTL代碼，可以解決大多數(shù)時(shí)序問題。
關(guān)鍵字：時(shí)序問題 FPGA

Verilog串口通訊設(shè)計(jì)

FPGA(Field Pmgrammable Gate Array)現(xiàn)場(chǎng)可編程門陣列在數(shù)字電路的設(shè)計(jì)中已經(jīng)被廣泛使用。這種設(shè)計(jì)方式可以將以前需要多塊集成芯片的電路設(shè)計(jì)到一塊大模塊可編程邏輯器件中，大大減少了電路板的尺寸，增強(qiáng)了系統(tǒng)的可靠性和設(shè)計(jì)的靈活性。本文詳細(xì)介紹了已在實(shí)際項(xiàng)目中應(yīng)用的基于FPGA的串口通訊設(shè)計(jì)。本設(shè)計(jì)分為硬件電路設(shè)計(jì)和軟件設(shè)計(jì)兩部分，最后用仿真驗(yàn)證了程序設(shè)計(jì)的正確性。
關(guān)鍵字： Verilog 串口通訊 FPGA

選擇正確的FPGA設(shè)計(jì)工具

在綜合和仿真方面，EDA供應(yīng)商是公認(rèn)的專家；而在物理設(shè)計(jì)和硬件驗(yàn)證方面，只有FPGA廠商能設(shè)計(jì)和提供為芯片專門優(yōu)化的后端工具。我們的經(jīng)驗(yàn)是借助于領(lǐng)先EDA供應(yīng)商的專業(yè)技術(shù)使FPGA設(shè)計(jì)工具套件為用戶提供更高的價(jià)值。
關(guān)鍵字： FPGA EDA

一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計(jì)與實(shí)現(xiàn)

目前，國(guó)內(nèi)外廣泛使用的密碼處理芯片大都是實(shí)現(xiàn)某種特定密碼算法的專用芯片，如MD5芯片、SHA-1芯片等。由于專用密碼芯片實(shí)現(xiàn)的密碼算法是確定的且不可更改的，因此難以滿足不同密碼用戶多層次的安全性需要。為克服這一缺陷，本文設(shè)計(jì)一種新型的密碼處理芯片——可重構(gòu)密碼芯片。
關(guān)鍵字： SHA-1 SHA-224 SHA-256 可重構(gòu)密碼芯片 FPGA

利用FPGA IP平臺(tái)引進(jìn)微控制器系統(tǒng)級(jí)芯片

工業(yè)設(shè)計(jì)人員所面對(duì)的上市時(shí)間壓力從未如此巨大。不論是設(shè)計(jì)網(wǎng)絡(luò)接口、電機(jī)控制器、邏輯控制器、通信系統(tǒng)、或任何數(shù)以百計(jì)的工業(yè)應(yīng)用，F(xiàn)PGA結(jié)合種類繁多的可用IP正成為工業(yè)設(shè)計(jì)的優(yōu)選方案。就上市時(shí)間、執(zhí)行的靈活性及未來的產(chǎn)品廢棄過時(shí)等因素而言，F(xiàn)PGA較ASSP和ASIC解決方案具有更多優(yōu)勢(shì)。
關(guān)鍵字：微控制器 IP平臺(tái) FPGA 系統(tǒng)級(jí)芯片

基于FPGA的8051微控制器接口實(shí)現(xiàn)

本設(shè)計(jì)充分利用了Vertex器件的LUTs(Look-Up Tables)替代觸發(fā)器和基本門電路搭建乘法器和加法器這兩個(gè)顯著的結(jié)構(gòu)特點(diǎn)，節(jié)省了大量的觸發(fā)器資源，增加了器件利用率、布通率，DLL的運(yùn)用降低了布線延遲，實(shí)現(xiàn)了通信的完全同步。筆者采用Xilinx公司的FPGA芯片自行設(shè)計(jì)了8051IP核與外圍設(shè)備的接口，完成了8051與外圍設(shè)備之間的通信功能，并且源代碼中的參數(shù)可調(diào)，可作為IP軟核提供給8051開發(fā)用戶。
關(guān)鍵字：微控制器 8051 FPGA 接口實(shí)現(xiàn)