fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

基于FPGA的紅外序列圖像動(dòng)態(tài)壓縮顯示

高位寬紅外相機(jī)數(shù)字視頻信號(hào)在向8位寬模擬信號(hào)線性壓縮顯示轉(zhuǎn)換時(shí)存在細(xì)節(jié)丟失的現(xiàn)象。針對(duì)這一問題,提出了一種新算法,即先利用高斯濾波器對(duì)紅外數(shù)字圖像進(jìn)行低通濾波,然后將低頻圖像進(jìn)行線性壓縮后再進(jìn)行直方圖均衡運(yùn)算,之后與濾波產(chǎn)生的高頻細(xì)節(jié)信號(hào)進(jìn)行疊加后送到D/A芯片進(jìn)行模擬顯示。詳細(xì)討論了該算法在FPGA嵌入式系統(tǒng)上的具體硬件結(jié)構(gòu)和實(shí)現(xiàn)方法,并對(duì)12位相機(jī)采集的圖像進(jìn)行了實(shí)時(shí)壓縮顯示實(shí)驗(yàn)。
關(guān)鍵字：圖像高頻噪聲實(shí)時(shí)壓縮 FPGA

基于XC2S600E的MJPEG編碼器研究與實(shí)現(xiàn)

以JPEG基本壓縮原理為根據(jù),通過前端圖像采集芯片SAA7111輸出標(biāo)準(zhǔn)的4∶2∶2格式的圖像流,再在Xilinx公司的XC2S600E(FPGA)芯片下壓縮,獲得了良好效果,壓縮比達(dá)到10∶1.
關(guān)鍵字： JPEG 前端圖像采集 FPGA

基于FPGA的網(wǎng)絡(luò)化HID電子鎮(zhèn)流器控制芯片的研究

本文利用FPGA作為平臺(tái),設(shè)計(jì)了包括DALI通訊協(xié)議棧和數(shù)字化的恒功率PI控制模塊的HID控制芯片。本文首先利用理論分析和仿真設(shè)計(jì)給出了通訊協(xié)議與PI控制器的計(jì)算機(jī)仿真設(shè)計(jì)與驗(yàn)證,分析了系統(tǒng)的工作性能,在此基礎(chǔ)上設(shè)計(jì)出了基于FPGA硬件平臺(tái)的DALI的通訊協(xié)議棧,為網(wǎng)絡(luò)化鎮(zhèn)流器的設(shè)計(jì)提供了完備的通訊接口和可供用戶直接調(diào)用的通訊協(xié)議編解碼平臺(tái),設(shè)計(jì)出了可實(shí)現(xiàn)全橋HID燈恒流、恒功率逆變功能的數(shù)字PI控制模塊,通過實(shí)驗(yàn)驗(yàn)證,該控制芯片的功能齊全,恒流、恒功率控制精度高、響應(yīng)快,且控制策略更加靈活和準(zhǔn)確可靠,
關(guān)鍵字： DALI通訊協(xié)議棧 HID控制 FPGA

基于FPGA的ATM采集卡的設(shè)計(jì)與實(shí)現(xiàn)

4口155M異步傳送模式(asynchronous transfer mode,ATM)業(yè)務(wù)采集卡實(shí)現(xiàn)對(duì)4個(gè)155 M ATM overSDH/SONET接口的數(shù)據(jù)采集,基于大容量FPGA(field programmable gate array)實(shí)現(xiàn)AAL2/AAL5的線速信元重組,重組后生成的AAL2SSSAR-SDU/AAL5 CPCS-SDU加上時(shí)間戳、ATM通道標(biāo)識(shí)后,封裝成以太網(wǎng)報(bào)文,通過采集輸出口輸出給信令協(xié)議分析服務(wù)器,可實(shí)現(xiàn)對(duì)Iu-CS、Iu-PS接口的信令監(jiān)測(cè),同時(shí)支持cell m
關(guān)鍵字： ATM 異步傳送模式 FPGA

基于FPGA的高精度超聲波溫度計(jì)設(shè)計(jì)

超聲波溫度計(jì)作為當(dāng)今新型溫度傳感器的一種，已經(jīng)成為新的有前景的測(cè)溫方法,并已經(jīng)應(yīng)用于發(fā)電廠、垃圾焚燒爐、水泥回轉(zhuǎn)窯等工業(yè)過程的溫度測(cè)量和控制以及一些醫(yī)療領(lǐng)域中。
關(guān)鍵字：溫度傳感器超聲波測(cè)溫 FPGA

基于DSP EMIF口及FPGA設(shè)計(jì)并實(shí)現(xiàn)多DSP嵌入式系統(tǒng)

在實(shí)時(shí)圖像處理、雷達(dá)信號(hào)處理、軟件無線電、電子對(duì)抗、3G數(shù)值仿真計(jì)算中，單DSP無法滿足實(shí)時(shí)性和高速運(yùn)算量要求，往往需要多DSP進(jìn)行協(xié)同處理。本文針對(duì)DSP的EMIF接口和FPGA的特點(diǎn)，設(shè)計(jì)8個(gè)DSP通信的嵌入式系統(tǒng)。
關(guān)鍵字：多DSP嵌入式系統(tǒng) EMIF FPGA

基于FPGA和PCI的AFDX終端接口卡設(shè)計(jì)

航空電子全雙工交換式以太網(wǎng)(AFDX)是在商用以太網(wǎng)的基礎(chǔ)上經(jīng)過改進(jìn)實(shí)時(shí)性和可靠性建立起來的。依據(jù)ARINC664規(guī)范第7部分對(duì)終端接口卡時(shí)延和抖動(dòng)的性能要求，提出基于FPGA和PCI的AFDX終端接口卡的整體設(shè)計(jì)方案，對(duì)發(fā)送和接收模塊等關(guān)鍵模塊進(jìn)行了設(shè)計(jì)，并分析了PCI接口驅(qū)動(dòng)程序。測(cè)試結(jié)果表明,該接口卡實(shí)時(shí)性好、傳輸速率高、穩(wěn)定可靠，符合AFDX協(xié)議標(biāo)準(zhǔn)。
關(guān)鍵字：全雙工交換式以太網(wǎng) 實(shí)時(shí)性 FPGA

基于FPGA的四通道視頻縮放引擎的研究及設(shè)計(jì)

設(shè)計(jì)了一種可實(shí)現(xiàn)4路視頻信號(hào)縮放和幀率轉(zhuǎn)換的電路架構(gòu)。視頻信號(hào)依次經(jīng)過縮小模塊、幀率轉(zhuǎn)換模塊以及放大模塊，有效地減少了幀率轉(zhuǎn)換對(duì)存儲(chǔ)器帶寬的需求。
關(guān)鍵字：幀率轉(zhuǎn)換加權(quán)均值算法 FPGA

LTE上行DFT/IDFT的一種設(shè)計(jì)實(shí)現(xiàn)

MSL4163提供1MHz I2C串口，器件包括先進(jìn)的PWM引擎以及片上EEPROM等。主要用在電視和臺(tái)式電腦監(jiān)視器、醫(yī)療、工業(yè)儀表和汽車音/視頻顯示器。本文介紹了MSL4163/MSL4164主要特性、方框圖和典型應(yīng)用電路、級(jí)聯(lián)連接電路。
關(guān)鍵字： 3GPP協(xié)議流水線結(jié)構(gòu) FPGA

基于VHDL+FPGA的自動(dòng)售貨機(jī)控制模塊的設(shè)計(jì)與實(shí)現(xiàn)

EDA技術(shù)是以計(jì)算機(jī)為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。電路設(shè)計(jì)者只需要完成對(duì)系統(tǒng)功能的描述，就可以由計(jì)算機(jī)軟件進(jìn)行系統(tǒng)處理，最后得到設(shè)計(jì)結(jié)果，并且修改設(shè)計(jì)方案如同修改軟件一樣方便。
關(guān)鍵字： VHDL EDA FPGA

數(shù)字基帶預(yù)失真系統(tǒng)中環(huán)路延遲估計(jì)的FPGA實(shí)現(xiàn)

基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)實(shí)現(xiàn)了數(shù)字基帶預(yù)失真系統(tǒng)中的環(huán)路延遲估計(jì)模塊。該模塊運(yùn)用了一種環(huán)路延遲估計(jì)新方法，易于FPGA實(shí)現(xiàn)。同時(shí)，在信號(hào)失真的情況下也能給出正確的估計(jì)結(jié)果。Modelsim SE 6.5c的時(shí)序仿真結(jié)果和SignalTaps II的硬件調(diào)試結(jié)果驗(yàn)證了模塊的有效性。
關(guān)鍵字：數(shù)字基帶預(yù)失真系統(tǒng) 環(huán)路延遲估計(jì) FPGA

基于單片SRAM和FPGA的紅外圖像顯示的設(shè)計(jì)及實(shí)現(xiàn)

介紹一種采用單片SRAM和FPGA實(shí)現(xiàn)紅外圖像顯示的新方案，并對(duì)顯示系統(tǒng)結(jié)構(gòu)、FPGA各功能模塊設(shè)計(jì)、SRAM的讀/寫時(shí)序設(shè)計(jì)進(jìn)行了詳細(xì)論述。該圖像顯示方案可用于紅外圖像處理系統(tǒng)的硬件調(diào)試和紅外圖像處理效果觀測(cè)。
關(guān)鍵字：紅外圖像顯示 SRAM FPGA

基于FPGA的VHDL語言電路優(yōu)化設(shè)計(jì)

在VHDL語言電路優(yōu)化設(shè)計(jì)當(dāng)中，優(yōu)化問題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD／FPGA的資源利用率優(yōu)化，即用盡可能少的片內(nèi)資源實(shí)現(xiàn)更多電路功能；速度優(yōu)化是指設(shè)計(jì)系統(tǒng)滿足一定的速度要求。
關(guān)鍵字：電路優(yōu)化設(shè)計(jì) VHDL FPGA

基于FPGA的虛擬邏輯分析儀設(shè)計(jì)與實(shí)現(xiàn)

闡述了一種基于FPGA的虛擬邏輯分析儀的設(shè)計(jì)，采用高性能的FPGA器件，再利用PC機(jī)的強(qiáng)大處理功能，配合LabVIEW圖形化語言開發(fā)實(shí)現(xiàn)。由于虛擬邏輯分析儀的部分硬件功能軟件化，使硬件電路大為簡化，提高了可靠性，同時(shí)降低了成本，具有一定的教學(xué)和科研價(jià)值。
關(guān)鍵字：邏輯分析儀 LabVIEW FPGA

基于FPGA流水線分布式算法的FIR濾波器的實(shí)現(xiàn)

提出了一種采用現(xiàn)場可編程門陣列器件(FPGA)并利用窗函數(shù)法實(shí)現(xiàn)線性FIR數(shù)字濾波器的設(shè)計(jì)方案，并以一個(gè)十六階低通FIR數(shù)字濾波器電路的實(shí)現(xiàn)為例說明了利用Xilinx公司的Virtex-E系列芯片的設(shè)計(jì)過程。
關(guān)鍵字： FIR濾波器窗函數(shù) FPGA