首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga+arm

硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之：使用函數(shù)實(shí)現(xiàn)簡單的處理器

  • 本實(shí)例使用Verilog HDL設(shè)計(jì)一個(gè)簡單8位處理器，可以實(shí)現(xiàn)兩個(gè)8位操作數(shù)的4種操作。在設(shè)計(jì)過程中，使用了函數(shù)調(diào)用的設(shè)計(jì)方法。
  • 關(guān)鍵字： VerilogHDL  函數(shù)  處理器  FPGA  

硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之：自動(dòng)轉(zhuǎn)換量程頻率計(jì)控制器

  • 本實(shí)例使用Verilog HDL設(shè)計(jì)一個(gè)可自動(dòng)轉(zhuǎn)換量程的頻率計(jì)控制器。在設(shè)計(jì)過程中，使用了狀態(tài)機(jī)的設(shè)計(jì)方法，讀者可根據(jù)綜合實(shí)例6的流程將本實(shí)例的語言設(shè)計(jì)模塊添加到自己的工程中。
  • 關(guān)鍵字： VerilogHDL  頻率計(jì)控制器  FPGA  

硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之： 典型實(shí)例-狀態(tài)機(jī)應(yīng)用

  • 狀態(tài)機(jī)設(shè)計(jì)是HDL設(shè)計(jì)里面的精華，幾乎所有的設(shè)計(jì)里面都或多或少地使用了狀態(tài)機(jī)的思想。狀態(tài)機(jī)，顧名思義，就是一系列狀態(tài)組成的一個(gè)循環(huán)機(jī)制，這樣的結(jié)構(gòu)使得編程人員能夠更好地使用HDL語言，同時(shí)具有特定風(fēng)格的狀態(tài)機(jī)也能提高程序的可讀性和調(diào)試性。
  • 關(guān)鍵字： VerilogHDL  狀態(tài)機(jī)  FPGA  

硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之： 邏輯綜合的原則以及可綜合的代碼設(shè)計(jì)風(fēng)格

  • 用always塊設(shè)計(jì)純組合邏輯電路時(shí)，在生成組合邏輯的always塊中，參與賦值的所有信號(hào)都必須有明確的值，即在賦值表達(dá)式右端參與賦值的信號(hào)都必需在always @(敏感電平列表)中列出。
  • 關(guān)鍵字： VerilogHDL  邏輯綜合  FPGA  

Verilog HDL基礎(chǔ)之：實(shí)例5 交通燈控制器

  • 本實(shí)例通過Verilog HDL語言設(shè)計(jì)一個(gè)簡易的交通等控制器，實(shí)現(xiàn)一個(gè)具有兩個(gè)方向、共8個(gè)燈并具有時(shí)間倒計(jì)時(shí)功能的交通燈功能。
  • 關(guān)鍵字： VerilogHDL  華清遠(yuǎn)見  FPGA  交通燈控制器  

FPGA最小系統(tǒng)之：實(shí)例1 在Altera的FPGA開發(fā)板上運(yùn)行第一個(gè)FPGA程序

  • 本節(jié)旨在通過給定的工程實(shí)例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設(shè)計(jì)、編譯及仿真流程。同時(shí)使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)，熟悉Altera FPGA開發(fā)板的使用及配置方式。
  • 關(guān)鍵字： Cyclone  Altera  FPGA  QuartusII  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的調(diào)試方法

  • 隨著FPGA芯片的密度和性能不斷提高，調(diào)試的復(fù)雜程度也越來越高。BGA封裝的大量使用更增加了板子調(diào)試的難度。所以在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧，才能減少調(diào)試時(shí)間，避免誤操作損壞電路。
  • 關(guān)鍵字： BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的設(shè)計(jì)技巧

  • FPGA的硬件設(shè)計(jì)不同于DSP和ARM系統(tǒng)，比較靈活和自由。只要設(shè)計(jì)好專用管腳的電路，通用I/O的連接可以自己定義。因此，F(xiàn)PGA的電路設(shè)計(jì)中會(huì)有一些特殊的技巧可以參考。
  • 關(guān)鍵字： EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

  • FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時(shí)鐘及特殊應(yīng)用管腳等。其中有些管腳可有多種用途，所以在設(shè)計(jì)FPGA電路之前，需要認(rèn)真的閱讀相應(yīng)FPGA的芯片手冊(cè)。
  • 關(guān)鍵字： Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)  

基于FPGA的數(shù)字化變電站計(jì)量儀表研究與設(shè)計(jì)

  • 提出一種基于IEC61850和SoPC的數(shù)字化變電站計(jì)量儀表設(shè)計(jì)方案。在DE2—70開發(fā)板的基礎(chǔ)上，首先依據(jù)IEC61850標(biāo)準(zhǔn)對(duì)數(shù)字化變電站計(jì)量儀表進(jìn)行了總體設(shè)計(jì)；其次對(duì)基于FPGA的電量參數(shù)算法進(jìn)行了研究；最后完成了光纖通信電路、快速以太網(wǎng)接口電路、雙軟核SoPC系統(tǒng)等硬件電路的設(shè)計(jì)?；贔PGA的數(shù)字化變電站計(jì)量儀表設(shè)計(jì)方案具有設(shè)計(jì)
  • 關(guān)鍵字： 數(shù)字化變電站  SOPC  FPGA  

基于FPGA的生物電阻抗成像系統(tǒng)設(shè)計(jì)

  • 根據(jù)電阻抗斷層成像技術(shù)要求，設(shè)計(jì)了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統(tǒng)，系統(tǒng)嵌入8 bit微處理器PicoBlaze實(shí)現(xiàn)邏輯控制并產(chǎn)生激勵(lì)信號(hào)實(shí)現(xiàn)高速A/D采集及實(shí)現(xiàn)數(shù)字解調(diào)，通過RS232將采集數(shù)據(jù)傳輸?shù)絇C機(jī)，重建人體內(nèi)部的電阻率分布或其變化圖像。為廣泛應(yīng)用研究電阻抗斷層成像技術(shù)提供一種
  • 關(guān)鍵字： Spartan3E  生物電阻抗成像系統(tǒng)  FPGA  

FPGA的雙緩沖模式PCI Express總線設(shè)計(jì)

  • 介紹了軟件無線電平臺(tái)中基于FPGA的雙緩沖模式PCI Express（PCIE）總線的設(shè)計(jì)與實(shí)現(xiàn)。設(shè)計(jì)了基于Xilinx Virtex6 FPGA的通用軟件無線電平臺(tái)，開發(fā)了基于Linux系統(tǒng)的驅(qū)動(dòng)程序和PCIE硬核的DMA控制器。雙緩沖提高了數(shù)據(jù)傳輸速度，節(jié)約了硬件資源。測試結(jié)果顯示，該系統(tǒng)工作穩(wěn)定可靠，讀寫速度可達(dá)402 MB/s。
  • 關(guān)鍵字： PCIExpress總線  雙緩沖模式  FPGA  

基于FPGA的模糊控制交通燈控制方案設(shè)計(jì)

  • 針對(duì)目前交叉路口交通控制信號(hào)燈的綠信比固定不變的問題，提出一種模糊控制的方案。根據(jù)當(dāng)前相位的車流量和當(dāng)前相位與下一相位車流量之差，實(shí)時(shí)控制相位綠信比，縮減車輛在交叉路口的排隊(duì)長度。綠信比可在FPGA上模擬實(shí)現(xiàn)，采用EElements ISE Development Kit開發(fā)套件，使用ISE10.1軟件設(shè)計(jì)工具，對(duì)上述控制方案進(jìn)行仿真。
  • 關(guān)鍵字： 模糊控制  交通燈控制方案  FPGA  

基于FPGA的PUSCH信道估計(jì)仿真與實(shí)現(xiàn)

  • 基于最小平方 (LS) 算法，利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計(jì)算法。主要研究了如何利用FPGA實(shí)現(xiàn)LS算法，包括算法的介紹、方案的形成、FPGA實(shí)現(xiàn)的處理流程、FPGA實(shí)現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺(tái)，完成了仿真、綜合、板級(jí)驗(yàn)證等工作。實(shí)現(xiàn)結(jié)果表明，該信道估計(jì)算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)
  • 關(guān)鍵字： PUSCH  信道估計(jì)仿真  FPGA  

一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)設(shè)計(jì)

  • 介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu)，給出了各功能模塊的實(shí)現(xiàn)方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理，并制作電路板進(jìn)行調(diào)試，最終的紅外圖像通過VGA實(shí)時(shí)顯示。結(jié)果表明該系統(tǒng)能充分利用FPGA技術(shù)的優(yōu)勢，具有擴(kuò)展性好、控制靈活、開發(fā)周期短等特點(diǎn)。
  • 關(guān)鍵字： 紅外視頻采集系統(tǒng)  ADV7181B  FPGA  
共10101條 118/674 |‹ « 116 117 118 119 120 121 122 123 124 125 » ›|

fpga+arm介紹

您好，目前還沒有人創(chuàng)建詞條fpga+arm!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473