首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+arm

FPGA設(shè)計流程及其布線資源解析

  • 電路設(shè)計與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計方法有硬件描述語言（HDL）和原理圖設(shè)計輸入方法等。原理圖設(shè)計輸入法在早期應(yīng)用得比較廣泛，它根據(jù)設(shè)計要求，選用器件、繪制原理圖、完成輸入過程。這種方法的有點(diǎn)是直觀、便于理解、元器件庫資源豐富。但是在大型設(shè)計中，這種方法的可維護(hù)性較差，不利于模塊構(gòu)造與重用
  • 關(guān)鍵字： 布線資源  功能仿真  FPGA  

基于FPGA的海量數(shù)據(jù)采集系統(tǒng)設(shè)計

  • 最近幾年，F(xiàn)PGA以其應(yīng)用的靈活方便蓬勃發(fā)展，在通信、航空航天、醫(yī)療設(shè)備、消費(fèi)類電子產(chǎn)品等領(lǐng)域一展身手。使用FPGA控制CF的技術(shù)到目前為止還沒有成熟，本文從硬件和軟件角度出發(fā)，介紹了FPGA與CF卡的接口設(shè)計、給出了用雙RAM訪問CF卡的編程，并且利用FPGA作為FIFO對AD采集的數(shù)據(jù)進(jìn)行緩沖，然后存儲到大容量的CF卡中。
  • 關(guān)鍵字： 海量數(shù)據(jù)采集  THS4052  MAX4125  FPGA  

基于FPGA的空間電場信號數(shù)據(jù)采集與處理系統(tǒng)設(shè)計

  • 提出一種基于FPGA的空間電場信號數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計方案，F(xiàn)PGA為主控制器控制A／D采樣和同步422發(fā)送。X，Y，Z三個方向的空間電場信號經(jīng)過信號處理和A／D采樣，在FPGA片內(nèi)濾波劃分為不同的頻段，通過同步422接口發(fā)送到后續(xù)設(shè)備。該系統(tǒng)性能可靠穩(wěn)定，致力于應(yīng)用在探空火箭有效載荷——箭載電場儀上，對其他電場信號采集與處理系統(tǒng)也有
  • 關(guān)鍵字： 空間電場  數(shù)據(jù)采集  FPGA  

基于FPGA的實時視頻信號處理平臺的設(shè)計與實現(xiàn)

  • 提出一種基于FPGA 的實時視頻信號處理平臺的設(shè)計方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進(jìn)行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM 存儲器作為幀緩存且通過時序控制器進(jìn)行幀率提高，最后通過VGA 控制模塊對圖像信號進(jìn)行像素放大并在VGA 顯示器上實時顯示。整個設(shè)計使用Verilog HDL 語言實現(xiàn)，
  • 關(guān)鍵字： 實時視頻信號處理  CCD圖像傳感器  FPGA  YCbCr  

基于FPGA的多通道頻率檢測

  • 多通道頻率檢測是當(dāng)前數(shù)字接收機(jī)的一種常用的頻率測量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復(fù)雜的電磁環(huán)境中具有處理多個同時到達(dá)信號的能力。文中給出了基于FPGA來實現(xiàn)多信道頻率測量的具體方案。該方案能夠充分發(fā)揮FP-GA硬件資源豐富的特點(diǎn),并且易于實現(xiàn)并行處理,可大幅度提高系統(tǒng)的處理速度。
  • 關(guān)鍵字： 多信道頻率檢測  頻率截獲  FPGA  

實時圖像小波無損壓縮系統(tǒng)的FPGA實現(xiàn)

  • 將Altera 公司的DE2 多媒體開發(fā)平臺與Terasic 公司的D5M 數(shù)碼相機(jī)開發(fā)套件相結(jié)合，設(shè)計了一套基于小波無損壓縮的實時圖像處理系統(tǒng)。系統(tǒng)采用便于可編程邏輯器件靈活實現(xiàn)的二維整數(shù)5 /3 提升小波變換實現(xiàn)壓縮。為保證圖像的無損壓縮，對邊界數(shù)據(jù)進(jìn)行對稱周期延拓處理。并針對實時處理過程中的大容量數(shù)據(jù)流的存儲問題，應(yīng)用片外存儲資源保存采集和處理過程中的圖像數(shù)據(jù)，有效地降低了片上存儲資源的消耗。測試結(jié)果表明: 系統(tǒng)滿足實時圖像采集、預(yù)處理及無損壓縮的要求。
  • 關(guān)鍵字： 圖像處理  無損壓縮  FPGA  

獨(dú)立分量分析中NLPCA-RLS算法IP核的設(shè)計

  • 為解決實時性盲信號分離的問題,基于獨(dú)立分量分析的模型,設(shè)計出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態(tài)機(jī)等進(jìn)行建模,通過Quartus II綜合后在Altera FPGA器件中進(jìn)行硬件仿真。仿真實驗分別采用人工生成的周期信號和真實的語音信號進(jìn)行驗證。實驗結(jié)果表明,該IP核能很好的完成瞬時混合模型中盲信號的分離,具有很強(qiáng)的實用性。
  • 關(guān)鍵字： DSPBuilder  IP核  FPGA  

基于FPGA的鍵盤輸入累計存儲IP核的設(shè)計與驗證

  • 基于FPGA設(shè)計了一款通用鍵盤IP核,該核主要實現(xiàn)對鍵盤輸入信號的計算與存儲功能,并在quartusⅡ環(huán)境下使用VHDL語言,采用自頂向下設(shè)計方式,編輯生成RTL原理圖,并做了相關(guān)的時序仿真驗證。經(jīng)驗證此IP核具有較強(qiáng)的魯棒性和較高的反應(yīng)速度,可作為基礎(chǔ)輸入模塊,為其他模塊提供有力控制輸入與數(shù)據(jù)支持。
  • 關(guān)鍵字： 鍵盤IP核  VHDL  FPGA  

大規(guī)模FPGA設(shè)計中的C/C++解決方案

  • systemC和Handle-C，它們相應(yīng)的開發(fā)系統(tǒng)為：CoCentric System Stadio和Celoxica DK1。這兩種語言都是在C/C＋＋的基礎(chǔ)上根據(jù)硬件設(shè)計的需求加以改進(jìn)和擴(kuò)充，用戶可以在它們的開發(fā)環(huán)境編輯代碼，調(diào)用庫文件，甚至可以引進(jìn)HDL程序，并進(jìn)行仿真，最終生成網(wǎng)表文件，放到FPGA中執(zhí)行。
  • 關(guān)鍵字： EDA技術(shù)  C語言  FPGA  

基于FPGA的紅外成像導(dǎo)引頭信號調(diào)理卡設(shè)計

  • 紅外成像導(dǎo)引頭采用紅外焦平面陣列探測器，易受太陽光等雜散光的影響，評估雜散光對紅外探測器成像質(zhì)量的影響十分重要。由于導(dǎo)引頭輸出的信號一般采用LVDS或HOTLink格式傳輸，不能被雜散光測試設(shè)備直接接收，設(shè)計了一種圖像調(diào)理卡，采用FPGA為控制核心，將紅外探測器輸出的圖像信號進(jìn)行格式轉(zhuǎn)換和調(diào)理后傳輸至雜散光測試設(shè)備。
  • 關(guān)鍵字： 導(dǎo)引頭  LVDS  FPGA  

一種混合結(jié)構(gòu)高速LDPC編碼器的FPGA實現(xiàn)

  • 分析了準(zhǔn)循環(huán)低密度奇偶校驗碼生成矩陣的結(jié)構(gòu)特點(diǎn),討論了硬件可實現(xiàn)的三種常見編碼器結(jié)構(gòu),提出了一種混合結(jié)構(gòu)的FPGA實現(xiàn)方法。通過利用循環(huán)矩陣的結(jié)構(gòu)特性,增加少量硬件開銷,就可以實現(xiàn)編碼器高速編碼,滿足高速通信需求,吞吐量達(dá)1.36Gb/s。
  • 關(guān)鍵字： 奇偶校驗碼  循環(huán)矩陣  FPGA  

SRAM型FPGA單粒子效應(yīng)試驗研究

  • 針對軍品級SRAM型FPGA的單粒子效應(yīng)特性,文中采用重離子加速設(shè)備,對Xilinx公司Virtex-II系列可重復(fù)編程FPGA中一百萬門的XQ2V1000進(jìn)行輻射試驗。試驗中,被測FPGA單粒子翻轉(zhuǎn)采用了靜態(tài)與動態(tài)兩種測試方式。并且通過單粒子功能中斷的測試,研究了基于重配置的單粒子效應(yīng)減緩方法。試驗發(fā)現(xiàn)被測FPGA對單粒子翻轉(zhuǎn)與功能中斷都較為敏感,但是在注入粒子LET值達(dá)到42MeV.cm2/mg時仍然對單粒子鎖定免疫。
  • 關(guān)鍵字： 單粒子效應(yīng)  重離子加速設(shè)備  FPGA  

基于FPGA的LCoS顯示驅(qū)動系統(tǒng)的設(shè)計與實現(xiàn)

  • 研究了硅基液晶(LCoS)場序彩色顯示驅(qū)動系統(tǒng)的設(shè)計與實現(xiàn).該系統(tǒng)以FPGA作為主控芯片,用兩片高速DDR2 SDRAM作為幀圖像存儲器.通過對圖像數(shù)據(jù)以幀為單位進(jìn)行處理,系統(tǒng)將并行輸入的紅、綠、藍(lán)數(shù)據(jù)轉(zhuǎn)換成申行輸出的紅、綠、藍(lán)單色子幀.將該驅(qū)動系統(tǒng)與投影光機(jī)配合,實現(xiàn)了分辨率為800×600的LCoS場序彩色顯示.
  • 關(guān)鍵字： 硅基液晶  DDR  FPGA  

基于FPGA的平方根升余弦濾波器設(shè)計

  • 為了滿足陸上集群無線電（TETRA）數(shù)字集群系統(tǒng)對基帶信號成形處理的要求,提出了一種用于TETRA數(shù)字集群系統(tǒng)的平方根升余弦（SRRC）濾波器設(shè)計,論述了基帶成形濾波和SRRC濾波器的基本原理,分析了窄帶調(diào)制帶寬限制、TETRA鄰道干擾限制和濾波器階數(shù)等需解決的問題,論述了濾波器參數(shù)設(shè)計和FIR濾波器FPGA實現(xiàn)等關(guān)鍵技術(shù),完成了對基于FPGA的SRRC濾波器設(shè)計的仿真分析。
  • 關(guān)鍵字： 數(shù)字集群系統(tǒng)  基帶信號  FPGA  

基于FPGA的LCoS驅(qū)動及圖像FFT變換系統(tǒng)設(shè)計

  • 本文設(shè)計了基于FPGA 的LCoS 驅(qū)動代碼及圖像的FFT 變換系統(tǒng)， 為計算全息三維顯示圖像處理和顯示提供了硬件平臺。
  • 關(guān)鍵字： DDRII  全息三維顯示  FPGA  
共10101條 119/674 |‹ « 117 118 119 120 121 122 123 124 125 126 » ›|

fpga+arm介紹

您好，目前還沒有人創(chuàng)建詞條fpga+arm!
歡迎您創(chuàng)建該詞條，闡述對fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473