基于FPGA的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
一般視頻處理后的實(shí)時(shí)顯示終端不能脫離PC機(jī)的束縛，而且數(shù)字圖像傳感器輸出的圖像幀率也比較低，分辨率也隨著半導(dǎo)體行業(yè)的發(fā)展有了很大的提高，因此為了輸出的圖像能直接在VGA顯示器上顯示，需要對(duì)圖像進(jìn)行幀率提升、彩色空間轉(zhuǎn)換等處理。FPGA器件具有可重復(fù)編程的靈活性以及并行處理能力，并且隨著微處理器、專用硬件單元、DSP算法以及IP核的嵌入使其功能越來越強(qiáng)大。本系統(tǒng)的設(shè)計(jì)是基于Altera公司的EP2S60系列的開發(fā)板，板上集成兩片SDRAM存儲(chǔ)芯片、視頻輸入接口和VGA輸出接口[1]。
本文引用地址：http://www.butianyuan.cn/article/201706/348871.htm1 系統(tǒng)方案
CCD數(shù)字圖像傳感器[2]輸出分辨率為720×576，幀率為25 Hz的8位YCbCr彩色空間信號(hào)，進(jìn)入FPGA后，FPGA內(nèi)部的圖像處理模塊將視頻信號(hào)從YCbCr信號(hào)轉(zhuǎn)換成RGB空間信號(hào)，同時(shí)分辨率提升到1024*768，存儲(chǔ)控制模塊將幀數(shù)據(jù)存入SDRAM作為緩存，采“乒乓”存儲(chǔ)機(jī)制，然后通過同步VGA顯示控制模塊產(chǎn)生的60 Hz1024×768的行、場(chǎng)掃描時(shí)序把每幀圖像的幀頻從25 Hz提高到60 Hz并輸出，經(jīng)過DA和VGA接口后實(shí)時(shí)的顯示在VGA顯示器上。
2 系統(tǒng)內(nèi)部模塊設(shè)計(jì)
2.1 圖像處理模塊
圖像處理部分內(nèi)部功能模塊如圖2 所示。
輸入的8位圖像信號(hào)以YCbCr（4：2：2）格式進(jìn)入輸入緩存FIFO，然后通過格式轉(zhuǎn)換模塊將8位的YCbCr信號(hào)轉(zhuǎn)換為16位的YCbCr信號(hào)，方法為在連續(xù)兩個(gè)時(shí)鐘下讀取兩次8位的數(shù)據(jù)然后合并到一個(gè)16位寄存器中，接著將16位的YCbCr（4：2：2）格式信號(hào)采用臨近差值算法生成24位的YCbCr（4：4：4）格式信號(hào)，再將24位的YCbCr格式信號(hào)根據(jù)CCIR-601標(biāo)準(zhǔn)轉(zhuǎn)換到RGB（8：8：8）彩色空間，數(shù)字YCbCr彩色空間到RGB
立即下載瀏覽全文：基于FPGA的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì).pdf
評(píng)論