fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

暗光視頻采集成監(jiān)控?zé)狳c(diǎn)

2012年12月初的中國(guó)國(guó)際公共安全博覽會(huì) (CPSE) 上，多家半導(dǎo)體公司展示了最新產(chǎn)品，其中的一個(gè)亮點(diǎn)是光線條件差時(shí)的視頻采集方案。
關(guān)鍵字： Lattice FPGA 201301

基于Xilinx Zynq的解決方案展示

Zynq-7000系列器件將處理器的軟件可編程能力與 FPGA 的硬件可編程能力實(shí)現(xiàn)完美結(jié)合，以低功耗和低成本等系統(tǒng)優(yōu)勢(shì)實(shí)現(xiàn)無(wú)以倫比的系統(tǒng)性能、靈活性、可擴(kuò)展性，同時(shí)可以加速產(chǎn)品上市進(jìn)程。
關(guān)鍵字： Xilinx Zynq-7000 FPGA 201301

基于DM6467的視頻監(jiān)控系統(tǒng)設(shè)計(jì)

摘要：本文實(shí)現(xiàn)了一個(gè)基于DM6467的標(biāo)清和高清的視頻監(jiān)控系統(tǒng)，包括標(biāo)清/高清模擬視頻輸入輸出、H.264標(biāo)清/高清視頻編碼、AAC音頻編解碼、H.264標(biāo)清/高清視頻實(shí)時(shí)解碼和基于TCP協(xié)議的網(wǎng)絡(luò)傳輸?shù)裙δ?，其不僅滿足不同情況下的視頻監(jiān)控需求，還具有良好的可重構(gòu)性和可擴(kuò)展性。本文主要討論了系統(tǒng)硬件和軟件的設(shè)計(jì)。
關(guān)鍵字： DM6467 視頻監(jiān)控 DSP 201301

異構(gòu)雙核SoC設(shè)計(jì)與實(shí)現(xiàn)

摘要：異構(gòu)雙核SoC采用SPARC V8處理器加專(zhuān)用DSP的架構(gòu)，根據(jù)其應(yīng)用特點(diǎn)，設(shè)計(jì)了SPARC V8處理器與專(zhuān)用DSP之間互斥通訊機(jī)制。并完成了SPARC V8處理器的狀態(tài)控制設(shè)計(jì)與優(yōu)化、外部存儲(chǔ)控制器的接口優(yōu)化設(shè)計(jì)，以及SoC的整體功能驗(yàn)證。
關(guān)鍵字： SoC DSP FPGA 201301

基于DSP的直流無(wú)刷電機(jī)智能控制系統(tǒng)設(shè)計(jì)

摘要：為了更好地實(shí)現(xiàn)直流無(wú)刷電機(jī)的精準(zhǔn)控制，系統(tǒng)利用TI的32位處理器TMS320F2812強(qiáng)大的數(shù)字信號(hào)處理能力和豐富的片內(nèi)外設(shè)資源，結(jié)合PWM脈寬調(diào)制技術(shù)和基于反饋的按比例微分積分PID閉環(huán)控制算法，設(shè)計(jì)了高效的三相全橋逆變驅(qū)動(dòng)電路，實(shí)現(xiàn)了一個(gè)基于DSP數(shù)字信號(hào)處理器平臺(tái)的直流無(wú)刷電機(jī)控制系統(tǒng)。
關(guān)鍵字： TMS320F2812 DSP PID 201301

美高森美推出SmartFusion2 SoC FPGA入門(mén)者工具套件

致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)，宣布提供SmartFusion?2入門(mén)者工具套件，為設(shè)計(jì)人員提供用于其SmartFusion2系統(tǒng)級(jí)芯片(SoC)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的基礎(chǔ)原型構(gòu)建平臺(tái)。
關(guān)鍵字：美高森美 FPGA SmartFusion2 USB

用FIFO實(shí)現(xiàn)DSP間的雙向并行異步數(shù)字通信

用FIFO實(shí)現(xiàn)DSP間的雙向并行異步數(shù)字通信,在多CPU的分布式信號(hào)處理系統(tǒng)中,往往涉及CPU間的通訊與數(shù)據(jù)交換,大數(shù)據(jù)量的數(shù)據(jù)傳輸一般采用DMA方式,而小數(shù)據(jù)量的數(shù)據(jù)交換采用并行接口則比較快速靈活。因此,對(duì)于傳輸速度要求較高的DSP間的小數(shù)據(jù)量的數(shù)據(jù)交換及通訊
關(guān)鍵字：異步數(shù)字通信并行雙向實(shí)現(xiàn) DSP FIFO

10G以太網(wǎng)光接口的FPGA實(shí)現(xiàn)

1 概述隨著人們對(duì)通信信息的充裕性、及時(shí)性和便捷性的要求越來(lái)越高，能夠隨時(shí)隨地、方便而及時(shí)地獲取所需信息，變得越來(lái)越重要。2002年，IEEE通過(guò)了10 Gb/s速率的以太網(wǎng)標(biāo)準(zhǔn)——IEEE 802.3ae[1]。10G以太網(wǎng)
關(guān)鍵字： FPGA 10G 以太網(wǎng)光接口

基于FPGA的雙緩沖模式PCI Express總線設(shè)計(jì)方案

引言　　近年來(lái)軟件無(wú)線電（SDR）得到了飛速的發(fā)展，在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項(xiàng)目背景是通過(guò)軟件無(wú)線電方式實(shí)現(xiàn)數(shù)字音頻廣播（DAB）的基帶信號(hào)處理，這要求軟件無(wú)線電平臺(tái)具有高速實(shí)時(shí)數(shù)字信號(hào)處理與傳輸
關(guān)鍵字： Express FPGA PCI 模式

Altera向JDSU發(fā)售Stratix V GT FPGA

Altera公司 (Nasdaq: ALTR)日前宣布，向JDSU發(fā)售Stratix? V GT FPGA，以支持其下一代光網(wǎng)絡(luò)測(cè)試儀(ONT)解決方案的量產(chǎn)。JDSU是通信行業(yè)光產(chǎn)品以及測(cè)試測(cè)量解決方案的領(lǐng)先供應(yīng)商，在其ONT-600系列中采用了Altera的高端28 nm FPGA，以實(shí)現(xiàn)第一個(gè)面向CFP2 100G光傳送網(wǎng)(OTN)環(huán)境的測(cè)試解決方案。
關(guān)鍵字： Altera FPGA Stratix

在FPGA上建立MATLAB和Simulink算法原型

芯片設(shè)計(jì)和驗(yàn)證工程師通常要為在硅片上實(shí)現(xiàn)的每一行RTL代碼寫(xiě)出多達(dá)10行測(cè)試平臺(tái)代碼。驗(yàn)證任務(wù)在設(shè)計(jì)周期內(nèi)可能會(huì)占用50%或更多的時(shí)間。盡管如此辛苦，仍有接近60%的芯片存在功能瑕疵，需要返工。由于HDL仿真不足以
關(guān)鍵字： Simulink MATLAB FPGA 算法

Xilinx 20nm產(chǎn)品細(xì)節(jié)揭秘搶占20nm FPGA制高點(diǎn)

　　前不久，賽靈思(Xilinx)發(fā)表其20 nm產(chǎn)品路線圖，在之前的28nm產(chǎn)品上，Xilinx聲稱(chēng)他們領(lǐng)先競(jìng)爭(zhēng)對(duì)手一代，落實(shí)了All Programmable器件戰(zhàn)略(FPGA、SoC和3D IC)，推出了Vivado設(shè)計(jì)環(huán)境和開(kāi)發(fā)套件，結(jié)合其豐富的IP資源，為市場(chǎng)提供了高性能、低功耗和有利于減少系統(tǒng)/BOM成本的產(chǎn)品。賽靈思公司全球高級(jí)副總裁，亞太區(qū)執(zhí)行總裁湯立人表示，Xilinx在20nm產(chǎn)品的表現(xiàn)上還將保持領(lǐng)先一代的優(yōu)勢(shì),下一代FPGA及第二代SoC和3D IC將與Vivado設(shè)計(jì)套件&ldqu
關(guān)鍵字： Xilinx FPGA 20nm

Altera演示業(yè)界最全面28nm FPGA產(chǎn)品及強(qiáng)大解決方案

　　近日，Altera公司在北京演示目前業(yè)界最全面的28-nmFPGA器件系列產(chǎn)品所提供的靈活性與性能，繼續(xù)引領(lǐng)28-nmFPGA技術(shù)。其中包括Stratix V,Arria V,Cyclone V,SoC FPGA，以及OpenCL演示。來(lái)自中國(guó)最主要行業(yè)媒體現(xiàn)場(chǎng)體驗(yàn)Altera 28-nmFPGA產(chǎn)品系列如何幫助設(shè)計(jì)師實(shí)現(xiàn)更低成本、更高效能、更低能耗，為客戶提供差異化的解決方案。　　Altera通過(guò)以下演示，繼續(xù)引領(lǐng)28-nmFPGA技術(shù)：　　?Stratix V GT收發(fā)器信號(hào)完整
關(guān)鍵字： Altera FPGA 28nm

Altera Cyclone V SoC FPGA：深耕工業(yè)應(yīng)用

　　隨著應(yīng)用環(huán)境的復(fù)雜度提升，在工業(yè)垂直細(xì)分領(lǐng)域，新技術(shù)的引入以及對(duì)人身安全有更高標(biāo)準(zhǔn)，使得設(shè)備廠商對(duì)制造商在產(chǎn)品定制化、面市周期以及總體成本方面提出更高需求，這些因素推動(dòng)制造商提供更高性能、更突顯功能安全以及更具成本優(yōu)勢(shì)的方案。因應(yīng)這些復(fù)雜需求，F(xiàn)PGA方案開(kāi)始逐漸進(jìn)入傳統(tǒng)MCU和DSP占主要份額的領(lǐng)域。　　Altera亞太區(qū)工業(yè)市場(chǎng)開(kāi)發(fā)經(jīng)理江允貴介紹：“現(xiàn)在的制造商面臨諸多挑戰(zhàn)，需要專(zhuān)業(yè)應(yīng)用軟件和IP及靈活、成熟可靠的解決方案來(lái)幫助他們提升市場(chǎng)競(jìng)爭(zhēng)力。與其它方案相比，F(xiàn)PGA能提供高性
關(guān)鍵字： Altera FPGA CycloneV

基于賽靈思FPGA的頻率計(jì)設(shè)計(jì)

首先是將頻率分頻，產(chǎn)生1HZ頻率，程序如下：-------------------------------------------------------------------
-- 說(shuō)明: 分頻模塊，將標(biāo)準(zhǔn)輸入頻率分頻為1HZ
-- 文件: fenpin.vhd
-- 作者:
-- 日期: 2012/0
關(guān)鍵字： FPGA 賽靈思頻率計(jì)設(shè)