fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

汽車電子類MCU/DSP器件及應(yīng)用

2004年8月B版　　MM908E624/25系列單片機(jī)主要是為汽車和工業(yè)控制而設(shè)計(jì)。它們都是由高性能的HC08單片機(jī)(MCU)核和SmartMOS集成電路芯片構(gòu)成，具有集成度高、價格低等特點(diǎn)。　　該系列單片機(jī)所帶的HC08單片機(jī)核基本都是一樣的，都包括16K字節(jié)的片上flash存儲器，512字節(jié)的RAM，兩個16位2通道的定時器，增強(qiáng)型串行通訊接口(ESCI)，10位精度的模數(shù)轉(zhuǎn)換器(ADC)，串行外設(shè)接口(SPI)和16個單片機(jī)通用I/O口。　　但二者內(nèi)部的SmartMOS集成電路部分略有
關(guān)鍵字： MCU/DSP 嵌入式

智能儀表類MCU/DSP

2004年5月B版引言　　儀器儀表是常見的MCU應(yīng)用場合，通常需要擔(dān)任控制器的MCU/DSP具有有效的輸入接口、快捷的數(shù)據(jù)處理能力、豐富的輸出接口、較低的電源功耗： Freescale為該類應(yīng)用特別設(shè)計(jì)了多款合適的微控制器。　　MC9S08GB32和68HC08LK24都是HCS08家族成員。HCS08家族是HC08系列單片機(jī)的升級產(chǎn)品，使用了增強(qiáng)的HCS08內(nèi)核和多種外圍功能模塊，更低的工作電壓、業(yè)界領(lǐng)先的FLASH存儲技術(shù)和無與倫比的開發(fā)工具支持。 MC68HC908LK24結(jié)構(gòu)特點(diǎn)
關(guān)鍵字： MCU/DSP 嵌入式

利用DSP智能電機(jī)控制提高能量效率

　　目前，工業(yè)用電的三分之二為電機(jī)所消耗，而在居民用電中這一比例亦高達(dá)四分之一，有鑒于此，電機(jī)的效率問題繼續(xù)受到更大的關(guān)注。標(biāo)準(zhǔn)的電機(jī)應(yīng)用完全能以更高的能量效率運(yùn)行，就電能到機(jī)械能的轉(zhuǎn)換而言，大多數(shù)電機(jī)的效率較低。這意味著它們浪費(fèi)了大量的能量，以發(fā)熱的形式散失掉，而未能變換為有用的機(jī)械能。　　此外，既然一個未受控制的電機(jī)必須克服瞬態(tài)機(jī)械負(fù)載的影響，設(shè)計(jì)者除了加大電機(jī)尺寸外很難作出其它的選擇，而一個尺寸過大的AC感應(yīng)電機(jī)(最常用的電機(jī)類型)，其效率必然更低，因?yàn)殡姍C(jī)是在小于其設(shè)計(jì)負(fù)載的條件下工作。提
關(guān)鍵字： DSP 嵌入式

基于FPGA的誤碼測試儀

2004年4月A版摘要：本文提出了一種基于FPGA的誤碼測試方案，并在FPGA上實(shí)現(xiàn)了其功能。該方案不僅納入了“同步保護(hù)”的思想，同時對誤碼率量級的判斷也提出了一種簡化而又可行的方法。關(guān)鍵詞：誤碼測試；FPGA；m序列；同步　　在數(shù)字通信系統(tǒng)中，為了檢測系統(tǒng)的性能，通常使用誤碼分析儀對其誤碼性能進(jìn)行測量。誤碼分析儀給工程實(shí)際應(yīng)用帶來了極大的便利，比如它有豐富的測試接口和測試內(nèi)容，并能將結(jié)果直觀、準(zhǔn)確的顯示出來。但是它的價格昂貴，并且通常需要另加外部輔助長線驅(qū)動電路才能與某些系統(tǒng)接
關(guān)鍵字： FPGA 嵌入式

2004年，賽靈思成立20周年慶典

　　2004年，賽靈思成立20周年慶典。通過表彰員工、用戶、股東、合作伙伴和當(dāng)?shù)厣鐓^(qū)，公司慶祝了它的20歲生日。
關(guān)鍵字：賽靈思 FPGA

基于DSP的自適應(yīng)數(shù)字抗噪聲模塊

摘要：本文介紹了一種基于專用DSP芯片，采用獨(dú)特的軟件抗噪聲算法的數(shù)字抗噪聲模塊，實(shí)現(xiàn)了在120分貝噪聲環(huán)境中話音的清晰度不小于98。此模塊已成功應(yīng)用于我國機(jī)載通信設(shè)備中。關(guān)鍵詞：數(shù)字信號處理(DSP)；噪聲概述國內(nèi)目前第三代抗噪聲產(chǎn)品是利用動態(tài)降噪(DNR)技術(shù)。DNR技術(shù)是通過變化的話音峰值動態(tài)地調(diào)節(jié)輸出話音開關(guān)，從而達(dá)到降噪的目的。它雖然是目前較好的一種抗噪聲模擬處理技術(shù)，但也存在一些局限性，包括輕符音掉字和強(qiáng)音噪聲拖尾；降噪效果偏重于低頻；降噪完全采用硬件電路實(shí)現(xiàn)，調(diào)試和維修比較麻煩等
關(guān)鍵字：數(shù)字信號處理(DSP) 噪聲模塊

橢圓曲線加密的硬件實(shí)現(xiàn)

摘要：橢圓曲線加密是一種目前已知的所有公鑰密碼體制中能夠提供最高比特強(qiáng)度的一種公鑰體制。在FPGA實(shí)現(xiàn)橢圓曲線加密系統(tǒng)時，基于GF(2)的多項(xiàng)式有限域中的乘法、求逆運(yùn)算是其中的兩大難點(diǎn)。本文提供了一種橢圓曲線加密的FPGA實(shí)現(xiàn)的結(jié)構(gòu)，著重討論了基于GF(2)的多項(xiàng)式有限域中的乘法、求逆運(yùn)算的實(shí)現(xiàn)，并與軟件實(shí)現(xiàn)的性能進(jìn)行了比較。關(guān)鍵詞： FPGA；多項(xiàng)式有限域；橢圓曲線加密系統(tǒng)加密的安全性從數(shù)論的角度來說，任何公鑰密碼系統(tǒng)都建立在一個NP(無法處理的問題)的基礎(chǔ)上，即對于特定的問題，沒有辦法找到一個
關(guān)鍵字： FPGA 多項(xiàng)式有限域橢圓曲線加密系統(tǒng)

WCDMA速率適配算法的FPGA實(shí)現(xiàn)

摘要：為了支持多媒體業(yè)務(wù)的傳輸，第三代移動通信WCDMA系統(tǒng)采用了獨(dú)特的編碼復(fù)接方案，同時也加大了系統(tǒng)復(fù)雜度，并引入了較長的處理時延。速率適配算法是業(yè)務(wù)復(fù)用方案的核心算法。本文具體提出了在FPGA中進(jìn)行模塊合并、產(chǎn)生鑿孔圖樣進(jìn)行比特積攢搬移的實(shí)現(xiàn)方案，縮短了處理延時，大大提高了系統(tǒng)的處理能力。關(guān)鍵詞：編碼復(fù)接；速率適配；FPGA；鑿孔圖樣；保留比特搬移引言隨著因特網(wǎng)爆炸性的增長以及各種無線業(yè)務(wù)需求的增加，傳統(tǒng)的無線通信網(wǎng)已經(jīng)越來越無法適應(yīng)人們的需要。因此，以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的
關(guān)鍵字： FPGA 保留比特搬移編碼復(fù)接速率適配鑿孔圖樣

virterx技術(shù)白皮書

平臺FPGA的興起隨著Virtex系列在片上系統(tǒng)（SoC）應(yīng)用中的廣泛應(yīng)用,賽靈思（Xilinx）公司引入了平臺FPGA（Platform FPGA）的概念。作為領(lǐng)先的可編程邏輯供應(yīng)商，賽靈思公司利用其基于Virtex的支持可編程邏輯、I/O和計(jì)算處理的多功能器件，幫助業(yè)界涉足并確立了基于FPGA的SoC設(shè)計(jì)方法。通過實(shí)現(xiàn)大量基于FPGA的RISC處理器和處理器內(nèi)核，賽靈思在這方面已經(jīng)證實(shí)了自己的實(shí)力。最早的例子是于1991年實(shí)現(xiàn)Philip Freidin的RISC4005/R16 FPGA處理器。Vi
關(guān)鍵字： FPGA Xilinx

FPGA實(shí)現(xiàn)的FIR算法在汽車動態(tài)稱重儀表中的應(yīng)用

摘要：本文介紹了用FPGA實(shí)現(xiàn)的FIR算法，并對這種算法應(yīng)用于汽車動態(tài)稱重儀表中的結(jié)果做了分析。實(shí)踐證明此算法用于動態(tài)稱重具有良好的效果。關(guān)鍵詞： FPGA；FIR；動態(tài)稱重引言車輛在動態(tài)稱重時，作用在平臺上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等，給動態(tài)稱重實(shí)現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時處理，從而造成濾波后的信號仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消
關(guān)鍵字： FIR FPGA 動態(tài)稱重

英特爾成功開發(fā)480Mbps之UWB收發(fā)器

日前(4月7日～8日)在甫結(jié)束的日本2004年英特爾IDF論壇中，英特爾首度展示了480Mbps的UWB無線傳輸，打破該公司在去年實(shí)現(xiàn)的252Mbps紀(jì)錄。據(jù)日經(jīng)BP社消息，英特爾是采用FPGA設(shè)計(jì)LSI收發(fā)器，這代表著可以使用CMOS技術(shù)，以低成本生無線USB收發(fā)器，無線傳輸技術(shù)是多頻帶OFDM（版本0.8），所用頻率3GHz～5GHz，使用3個528MHz的頻帶
關(guān)鍵字：英特爾 FPGA Wisair

2004年，SEED成功推出SEED-DTK系列教學(xué)實(shí)驗(yàn)箱

　　2004年，SEED成功推出SEED-DTK系列教學(xué)實(shí)驗(yàn)箱，獨(dú)特的創(chuàng)意成功開創(chuàng)DSP教學(xué)新概念。
關(guān)鍵字： SEED DSP

全數(shù)字鎖相環(huán)的設(shè)計(jì)

摘要：本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對一些有關(guān)的問題進(jìn)行了討論。關(guān)鍵詞：全數(shù)字鎖相環(huán)；DPLL；FSK；FPGA 引言鎖相環(huán)(PLL)技術(shù)在眾多領(lǐng)域得到了廣泛的應(yīng)用。如信號處理，調(diào)制解調(diào)，時鐘同步，倍頻，頻率綜合等都應(yīng)用到了鎖相環(huán)技術(shù)。傳統(tǒng)的鎖相環(huán)由模擬電路實(shí)現(xiàn)，而全數(shù)字鎖相環(huán)(DPLL)與傳統(tǒng)的模擬電路實(shí)現(xiàn)的PLL相比，具有精度高且不受溫度和電壓影響，環(huán)路
關(guān)鍵字： DPLL FPGA FSK 全數(shù)字鎖相環(huán)