首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

基于FPGA的跳頻通信系統(tǒng)設(shè)計

  • 本跳頻系統(tǒng)中，F(xiàn)PGA是硬件邏輯的載體，完成基帶信號采樣后的混頻、濾波等操作及對DDS、ADC等外部邏輯的控制；dsp控制FPGA內(nèi)部邏輯以及DDS、ADC等邏輯單元完成跳頻通信系統(tǒng)基帶部分的發(fā)射與接收及其一系列計算任務(wù)；高精度時鐘源為整個系統(tǒng)提供時間基準(zhǔn)，經(jīng)過dsp、FPGA、DDS等器件內(nèi)部鎖相環(huán)倍頻，為各器件提供主時鐘。
  • 關(guān)鍵字： 跳頻通信  基帶模塊  FPGA  

高速定點FFT算法的FPGA設(shè)計方案

  • 著重討論基于FPGA的64點高速FFT算法的實現(xiàn)方法。采用高基數(shù)結(jié)構(gòu)和流水線結(jié)構(gòu)，大大提高了FFT處理器的運(yùn)行速度。同時塊浮點結(jié)構(gòu)的引入，也大幅減少了浮點操作占用FPGA器件的資源數(shù)目，兼顧了FPGA高精度、低資源、低功耗的特點。
  • 關(guān)鍵字： 高速FFT算法  高基數(shù)結(jié)構(gòu)  FPGA  流水線結(jié)構(gòu)  

基于Nios II的多媒體廣告系統(tǒng)

  • 電子屏的出現(xiàn)，不僅可以使企業(yè)更全面的展示產(chǎn)品，推廣企業(yè)文化，而且可以滿足不同讀者的需求，改善城市環(huán)境，提升人民生活質(zhì)量，更重要的是廣告能夠更及時、更準(zhǔn)確、更全面的展示自己的新產(chǎn)品，第一時間與消費(fèi)者進(jìn)行溝通，贏得市場，獲取利潤，以及根據(jù)市場動態(tài)更及時更全面的做出市場決策?；谝陨显颍覀儾捎肗ios II軟核設(shè)計了能及時發(fā)布戶外廣告、電子公告的多媒體廣告系統(tǒng)。
  • 關(guān)鍵字： NiosII處理器  多媒體廣告  FPGA  

FPGA設(shè)計者需要練好5項基本功

  • 在我看來，成為一名說得過去的FPGA設(shè)計者，需要練好5項基本功：仿真、綜合、時序分析、調(diào)試、驗證。
  • 關(guān)鍵字： 設(shè)計流程  仿真  FPGA  綜合  時序分析  

面向FPGA應(yīng)用的電源設(shè)計

  • 近幾年，F(xiàn)PGA 產(chǎn)業(yè)迅速擴(kuò)張，有越來越多的工程師從事著與 FPGA 相關(guān)的設(shè)計和研發(fā)工作。作為任何一款產(chǎn)品都不可或缺的電源，也面臨來自FPGA應(yīng)用的要求和挑戰(zhàn)。一方面是需求的增多，另一方面的技術(shù)指標(biāo)要求的不斷提升，如何幫助工程師輕松完成FPGA產(chǎn)品的電源設(shè)計，讓他們得以將更多的精力投入到核心部分的設(shè)計中，從而縮短設(shè)計周期，成了每個電源廠商要面對的問題。為此，筆者采訪了來自優(yōu)質(zhì)電源產(chǎn)品供應(yīng)商凌力爾特公司的DC/DC μModule 產(chǎn)品市場經(jīng)理Afshin Odabaee，來聽一聽他對面向FPGA應(yīng)用的電
  • 關(guān)鍵字： 靜態(tài)電流  散熱  FPGA  

基于EDA技術(shù)的FPGA設(shè)計

  • 對傳統(tǒng)電子系統(tǒng)設(shè)計方法與現(xiàn)代電子系統(tǒng)設(shè)計方法進(jìn)行了比較，引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列（FPGA）電路，提出現(xiàn)場可編程門陣列（FPGA）是近年來迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐罚ˋSIC），在數(shù)字系統(tǒng)設(shè)計和控制電路中越來越受到重視。介紹了這種電路的基本結(jié)構(gòu)、性能特點、應(yīng)用領(lǐng)域及使用中的注意事項。對基于EDA技術(shù)的FPGA進(jìn)行了展望。指出EDA技術(shù)將是未來電子產(chǎn)品設(shè)計技術(shù)發(fā)展的主要方向。
  • 關(guān)鍵字： 自動化設(shè)計  EDA  FPGA  

采用EDA或FPGA實現(xiàn)IP保護(hù)

  • 提出一種結(jié)合電子設(shè)計自動化(Electronic Design Automation，簡稱EDA)軟件和FPGA的IP核保護(hù)機(jī)制。通過在EDA工具中加入保護(hù)機(jī)制防止設(shè)計者非授權(quán)使用IP核，在FPGA中加入保護(hù)機(jī)制防止設(shè)計被非法復(fù)制、竊取或篡改。
  • 關(guān)鍵字： IP保護(hù)  EDA  FPGA  

基于FPGA的H.264幀內(nèi)預(yù)測模塊設(shè)計

  • 提出一種能實時處理的H.264/AVC幀內(nèi)預(yù)測硬件結(jié)構(gòu)。通過對H.264/AVC各個預(yù)測模式的分析，設(shè)計了一個通用運(yùn)算單元，提高了硬件資源的可重用性。采用4個并行運(yùn)算單元計算預(yù)測值，對運(yùn)算比較復(fù)雜的plane模式預(yù)處理，并設(shè)計模式預(yù)測器，加快了系統(tǒng)處理速度。硬件電路結(jié)構(gòu)已通過RTL級仿真及綜合，并在Altera公司的Cyclone II FPGA平臺上進(jìn)行了驗證和測試。
  • 關(guān)鍵字： H.264幀內(nèi)預(yù)測  視頻解碼器  FPGA  

基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計

  • 針對復(fù)雜算法中矩陣運(yùn)算量大,計算復(fù)雜,耗時多,制約算法在線計算性能的問題,從硬件實現(xiàn)角度,研究基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計,實現(xiàn)矩陣并行計算。首先根據(jù)矩陣運(yùn)算的算法分析,設(shè)計了矩陣并行計算的硬件實現(xiàn)結(jié)構(gòu),并在Modelsim中進(jìn)行功能模塊的仿真,然后將功能模塊集成一個自定制組件,并通過Avalon總線與NiosⅡ主處理器通信,作為硬件加速器。最后在FPGA芯片中構(gòu)建SoPC系統(tǒng),并在Altera DE3開發(fā)板中進(jìn)行矩陣實時計算測試。測試結(jié)果驗證了基于FPGA/Nios-Ⅱ矩陣運(yùn)算硬件
  • 關(guān)鍵字： 硬件加速器  矩陣運(yùn)算  FPGA  

TD-LTE綜合測試儀表關(guān)鍵模塊的研究與實現(xiàn)

  • 在對OFDM調(diào)制以及FPGA、DSP、中頻接口進(jìn)行深入研究的基礎(chǔ)上，提出了一種TD-LTE系統(tǒng)中下行鏈路基帶信號發(fā)送的實現(xiàn)方案，在系統(tǒng)的設(shè)計思路和硬件資源上進(jìn)行了優(yōu)化。在實際的硬件環(huán)境下，通過大量測試，驗證了該方案的可行性和有效性。
  • 關(guān)鍵字： TD-LTE  基帶信號發(fā)送  FPGA  

基于FPGA的腦機(jī)接口實時系統(tǒng)

  • 給出了以FPGA為核心，實現(xiàn)基于瞬態(tài)視覺誘發(fā)電位的腦機(jī)接口實時系統(tǒng)的方案。該方案包括腦電采集電路、基于FPGA的VGA視覺刺激器和FPGA開發(fā)板三部分。用FPGA取代計算機(jī)，作為腦機(jī)接口的控制和信息處理器。利用VHDL編程，在FPGA中實時處理采集的腦電信號，提取并識別瞬態(tài)視覺誘發(fā)電位信號，轉(zhuǎn)換為控制命令，反饋給視覺刺激器。實驗結(jié)果表明，本方案可以有效地實現(xiàn)腦機(jī)接口實時系統(tǒng)，并達(dá)到較高的正確率和通信速度。
  • 關(guān)鍵字： 腦機(jī)接口  VGA視覺刺激器  FPGA  

基于FPGA具有自適應(yīng)功能的數(shù)據(jù)采集系統(tǒng)設(shè)計

  • 為了滿足工業(yè)上數(shù)據(jù)采集的自適應(yīng)需要,本文采用FPGA設(shè)計實現(xiàn)了高速數(shù)據(jù)采集,整個系統(tǒng)分為高速數(shù)據(jù)采集模塊、數(shù)據(jù)緩沖模塊、數(shù)據(jù)存儲模塊。其中數(shù)據(jù)采集模塊對濾波放大后的輸入信號進(jìn)行采樣,采樣率可調(diào);數(shù)據(jù)緩沖模塊負(fù)責(zé)對采樣得到的數(shù)據(jù)進(jìn)行緩存:數(shù)據(jù)存儲模塊負(fù)責(zé)將緩存后的數(shù)據(jù)傳輸至存儲器進(jìn)行存儲。使用Quartus Ⅱ仿真工具對各子模塊功能進(jìn)行了時序仿真,最后介紹了本設(shè)計中制作的兩塊電路板并加以調(diào)試,測試結(jié)果表明本設(shè)計滿足系統(tǒng)指標(biāo)。
  • 關(guān)鍵字： 自適應(yīng)  程控放大器  FPGA  

基于FPGA實現(xiàn)多路模擬信號自適應(yīng)采集系統(tǒng)的設(shè)計

  • 目前,在PCM／FM遙測體系中模擬信號采集普遍采用8位量化,全部模擬信號均歸一化到O～5 V范圍內(nèi),隨著需要采集的模擬信號的類型多樣化,勢必增加信號調(diào)理電路的多樣性,不利于系統(tǒng)的簡化和模塊化。在量化位數(shù)一定的系統(tǒng)中,被衰減處理的信號中實際量化誤差等于N倍(N是信號被衰減的倍數(shù))的最小量化誤差,因此合理的信號調(diào)理電路和A／D取值是保證量化精度的關(guān)鍵。本文提供的方式有效地解決了這個問題,既簡化了前端信號調(diào)理電路的復(fù)雜度,又充分利用了A／D轉(zhuǎn)換器的輸入電壓動態(tài)范圍和量化位數(shù)優(yōu)勢,實現(xiàn)了對多路模擬信號的自適應(yīng)采集
  • 關(guān)鍵字： 數(shù)據(jù)采集  信號調(diào)理  FPGA  

基于FPGA的數(shù)據(jù)域邊界掃描測試向量發(fā)生器的設(shè)計與實現(xiàn)

  • 設(shè)計了一種基于FPGA的邊界掃描測試向量發(fā)生器，該發(fā)生器可以為邊界掃描故障診斷系統(tǒng)提供測試向量，并可計算測試向量的故障覆蓋率。與以往通過軟件提供測試向量的方法相比，該設(shè)計在速度和效率上有了較大提高。
  • 關(guān)鍵字： 邊界掃描測試向量  故障診斷  FPGA  

基于FPGA和DSP的微型慣導(dǎo)系統(tǒng)

  • 慣導(dǎo)系統(tǒng)的硬件組成直接影響到系統(tǒng)的體積和解算速度,構(gòu)建合理的硬件系統(tǒng)直接關(guān)系到慣導(dǎo)系統(tǒng)的精度指標(biāo)。針對某小型慣導(dǎo)系統(tǒng)對體積和解算精度的特殊要求,解決已有微型慣導(dǎo)系統(tǒng)的方案缺陷,提出一種工程實用強(qiáng)的慣導(dǎo)系統(tǒng)。該系統(tǒng)用FPGA作為采集控制慣性傳感器的核心芯片,設(shè)計了并行采集方案,32位浮點型高速DSP實現(xiàn)慣導(dǎo)解算。經(jīng)過轉(zhuǎn)臺測試與外場試驗表明:系統(tǒng)具有抗干擾能力強(qiáng)、實時響應(yīng)迅速、慣性單元標(biāo)定簡便、易實現(xiàn)等優(yōu)點,系統(tǒng)指標(biāo)完全滿足原設(shè)計要求。
  • 關(guān)鍵字： 慣導(dǎo)系統(tǒng)  慣性傳感器  FPGA  
共9865條 86/658 |‹ « 84 85 86 87 88 89 90 91 92 93 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473