首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

基于FPGA的脈沖重復(fù)頻率(PRF)跟蹤器的設(shè)計

  • 本文利用FPGA資源豐富?易于編程的特點設(shè)計了純硬方式的脈沖重復(fù)頻率跟蹤器,實現(xiàn)了在密集信號環(huán)境下的信號跟蹤,并且將多路并行的跟蹤器集成在一片F(xiàn)PGA中,簡化了系統(tǒng)結(jié)構(gòu),縮小了體積?
  • 關(guān)鍵字： 多路脈沖重復(fù)頻率跟蹤器  關(guān)聯(lián)比較器  FPGA  

FPGA在航空電子系統(tǒng)中的設(shè)計應(yīng)用

  • 由于競爭的壓力和對飛機性能無止境的追求，航空電子從簡單、獨立的設(shè)備發(fā)展到如今以每秒百萬位乃至更快的速度交換信息的高級智能系統(tǒng)網(wǎng)絡(luò)。這也帶來了必須克服的許多設(shè)計問題。
  • 關(guān)鍵字： 高級智能系統(tǒng)網(wǎng)絡(luò)  航空電子  FPGA  

基于DSP的嵌入式導(dǎo)航計算機系統(tǒng)中CPLD器件軟件更新的實現(xiàn)

  • 針對嵌入式導(dǎo)航計算機系統(tǒng)中CPLD器件軟件更新需求，提出了通過串行方式基于DSP的CPLD軟件更新方案，通過DSP的I／O口模擬CPLD的JTAG時序邏輯，將由串口接收到的CPLD配置信息文件，移入到其內(nèi)部邏輯中，從而實現(xiàn)軟件更新。分析研究了實現(xiàn)該方案需解決的硬件和軟件中的關(guān)鍵問題，設(shè)計實現(xiàn)了提出的CPLD器件軟件更新方案，并在實際的導(dǎo)航計算機系統(tǒng)中進行了驗證和應(yīng)用。
  • 關(guān)鍵字： CPLD器件軟件更新  DSP  JTAG  

有限狀態(tài)機的FPGA設(shè)計

  • 有限狀態(tài)機是一種常見的電路，由于時序電路和組合電路組成，設(shè)計有限狀態(tài)機的第一步是確定采用Moore狀態(tài)機還是采用Mealy狀態(tài)機。Mealy狀態(tài)機的狀態(tài)轉(zhuǎn)變不僅和當(dāng)前狀態(tài)有關(guān)，而且和各輸入信號有關(guān)；Moore狀態(tài)機的轉(zhuǎn)變只和當(dāng)前狀態(tài)有關(guān)。從電路實現(xiàn)功能上來講，任何一種都可以實現(xiàn)同樣的功能。但他們的輸出時序不同，所以選擇使用哪種狀態(tài)機是要根據(jù)具體情況來定。
  • 關(guān)鍵字： Moore狀態(tài)機  Mealy狀態(tài)機  FPGA  

基于FPGA的帶Cache的嵌入式CPU的設(shè)計與實現(xiàn)

  • MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開放，指令格式規(guī)整，易于流水線設(shè)計，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計更簡單、設(shè)計周期更短等優(yōu)點，并可以應(yīng)用更多先進的技術(shù)，開發(fā)更快的下一代處理器。
  • 關(guān)鍵字： 流水線CPU  時序設(shè)計  FPGA  

基于FPGA的數(shù)據(jù)并轉(zhuǎn)串SPI發(fā)送模塊的設(shè)計

  • SPI 接口應(yīng)用十分廣泛，在很多情況下，人們會用軟件模擬的方法來產(chǎn)生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展，人們往往需要自己設(shè)計簡單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數(shù)據(jù)以SPI 串行方式自動發(fā)送出去的方法。
  • 關(guān)鍵字： SPI  VHDL  FPGA  

基于ARM的SoC FPGA嵌入式系統(tǒng)的設(shè)計實現(xiàn)

  • 本白皮書討論用于實現(xiàn)基于ARM 的嵌入式系統(tǒng)的Altera 可編程芯片系統(tǒng)(SoC)方法。對于面臨產(chǎn)品及時面市、成本、性能、設(shè)計重用和產(chǎn)品長壽命等苛刻要求的嵌入式系統(tǒng)開發(fā)人員而言，單芯片方案是非常有價值的方法。
  • 關(guān)鍵字： 硬核處理器  嵌入式系統(tǒng)  FPGA  

基于FFT方法的音頻信號分析儀在FPGA上的實現(xiàn)

  • 傳統(tǒng)的完全由單片機控制的音頻信號分析儀由于實時性差、穩(wěn)定性不好等缺點而無法得到廣泛應(yīng)用。本文設(shè)計的基于FFT方法的音頻信號分析儀，通過快速傅里葉變換（FFT）把被測的音頻信號由時域信號轉(zhuǎn)換為頻域信號，將其分解成分立的頻率分量，利用FPGA（EP2C8Q208C8N）實現(xiàn)FFT算法，由凌陽單片機SPCE061A控制分析結(jié)果的顯示等人機交互接口功能。
  • 關(guān)鍵字： FFT算法  音頻信號分析儀  FPGA  

FPGA大型設(shè)計應(yīng)用的多時鐘設(shè)計策略闡述

  • 利用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設(shè)計策略深入闡述。
  • 關(guān)鍵字： 亞穩(wěn)態(tài)性  多時鐘  FPGA  

基于VHDL和高精度浮點運算器的基2 FFT在FPGA上的設(shè)計仿真

  • 基于IEEE浮點表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基于FPGA高精度浮點運算器的FFT的設(shè)計。利用VHDL語言描述了蝶形運算過程及地址產(chǎn)生單元，其仿真波形基本能正確的表示輸出結(jié)果。
  • 關(guān)鍵字： 蝶形運算  FFT  FPGA  

基于分層測試的Virtex系列FPGA互聯(lián)資源測試新方法

  • 以基于靜態(tài)隨機存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例，在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運用了層次化的思想，根據(jù)開關(guān)矩陣中可編程互聯(lián)點(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進行層次化分類，使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進行疊加測試，這就從根本上減少了實際需要的測試配置圖形和最小配置次數(shù)。
  • 關(guān)鍵字： 互聯(lián)資源  分層測試  FPGA  

基于FPGA的超級電容充放電控制

  • 由于超級電容器單體性能參數(shù)的離散性，當(dāng)多個單體串聯(lián)組成電容器組時，在充放電過程中容易造成過充或過放現(xiàn)象，嚴重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電容進行有效地充放電控制，防止過充或過放，提高超級電容器的循環(huán)使用次數(shù)，降低不必要的能量消耗。
  • 關(guān)鍵字： 超級電容  串聯(lián)均壓  FPGA  

基于FPGA控制的動態(tài)背光源設(shè)計方案

  • LCD 顯示離不開背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動態(tài)模糊以及低對比度等問題，并且耗能也較為嚴重。文章著重敘述一種基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由FPGA 控制的動態(tài)背光源設(shè)計方案。實驗采用的是TI 公司的TLC5947，具有多個輸出通道，可以適用于大規(guī)模顯示屏。
  • 關(guān)鍵字： RGB  背光  FPGA  

基于NiosII的工程爆破振動數(shù)據(jù)采集控制器設(shè)計

  • 介紹了一種在工程爆破振動數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
  • 關(guān)鍵字： NiosII  嵌入式處理器  FPGA  

基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn)

  • 針對機載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語言Verilog HDL設(shè)計的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn)，并通過Modelsim進行功能仿真，在QuartusⅡ軟件平臺上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實驗證明了設(shè)計的可行性。
  • 關(guān)鍵字： SDX總線  Wishbone總線  FPGA  
共9865條 84/658 |‹ « 82 83 84 85 86 87 88 89 90 91 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473