首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

FPGA實戰(zhàn)開發(fā)技巧(5)

  • FPGA實戰(zhàn)開發(fā)技巧(5)-一般來講,添加約束的原則為先附加全局約束,再補充局部約束,而且局部約束比較寬松。其目的是在可能的地方盡量放松約束,提高布線成功概率,減少ISE 布局布線時間。典型的全局約束包括周期約束和偏移約束。
  • 關(guān)鍵字: FPGA  周期約束  

FPGA實戰(zhàn)開發(fā)技巧(4)

  • FPGA實戰(zhàn)開發(fā)技巧(4)-在代碼編寫完畢后,需要借助于測試平臺來驗證所設計的模塊是否滿足要求。ISE 提供了兩種測試平臺的建立方法,一種是使用HDL Bencher 的圖形化波形編輯功能編寫,另一種就是利用HDL 語言,相對于前者使用簡單、功能強大。
  • 關(guān)鍵字: FPGA  ISE  

FPGA實戰(zhàn)開發(fā)技巧(3)

  • FPGA實戰(zhàn)開發(fā)技巧(3)-所謂綜合,就是將HDL語言、原理圖等設計輸入翻譯成由與、或、非門和RAM、觸發(fā)器等基本邏輯單元的邏輯連接( 網(wǎng)表),并根據(jù)目標和要求( 約束條件) 優(yōu)化所生成的邏輯連接,生成EDF 文件。XST 內(nèi)嵌在ISE 3 以后的版本中,并且在不斷完善。
  • 關(guān)鍵字: FPGA  賽靈思  

FPGA電路必須遵循的原則和技巧

  • FPGA電路必須遵循的原則和技巧-在調(diào)試FPGA電路時要遵循必須的原則和技巧,才能降低調(diào)試時間,防止誤操作損壞電路。通常情況下,能夠參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的調(diào)試。
  • 關(guān)鍵字: FPGA  

寫verilog代碼要有硬件的概念

  • 寫verilog代碼要有硬件的概念-因為Verilog是一種硬件描述語言,所以在寫Verilog語言時,首先要有所要寫的module在硬件上如何實現(xiàn)的概念,而不是去想編譯器如何去解釋這個module
  • 關(guān)鍵字: verilog  FPGA  

學好FPGA應該要具備的知識

  • 學好FPGA應該要具備的知識-閱讀本文的人群:熟悉數(shù)字電路基本知識(如加法器、計數(shù)器、RAM等),熟悉基本的同步電路設計方法,熟悉HDL語言,對FPGA的結(jié)構(gòu)有所了解,對FPGA設計流程比較了解。
  • 關(guān)鍵字: FPGA  同步電路  

解密業(yè)界首款16nm產(chǎn)品核心技術(shù)

  • 解密業(yè)界首款16nm產(chǎn)品核心技術(shù)-以賽靈思 20nm UltraScale 系列的成功為基礎,賽靈思現(xiàn)又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC,憑借新型存儲器、3D-on-3D 和多處理SoC(MPSoC)技術(shù),再次領先一代提供了遙遙領先的價值優(yōu)勢。
  • 關(guān)鍵字: 賽靈思  FPGA  16nm制程  

FPGA實戰(zhàn)開發(fā)技巧(13)

  • FPGA實戰(zhàn)開發(fā)技巧(13)-基于IP的設計已成為目前FPGA設計的主流方法之一,本章首先給出IP的定義,然后以FFT IP核為例,介紹賽靈思IP核的應用。
  • 關(guān)鍵字: FPGA  賽靈思  IP核  

FPGA實戰(zhàn)開發(fā)技巧(12)

  • FPGA實戰(zhàn)開發(fā)技巧(12)-在大規(guī)模設計的調(diào)試應該按照和設計理念相反的順序,從底層測試,主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA Editor 組件的使用方法。
  • 關(guān)鍵字: FPGA  Xilinx  

FPGA實戰(zhàn)開發(fā)技巧(11)

  • FPGA實戰(zhàn)開發(fā)技巧(11)-在串行模式下,需要微處理器或微控制器等外部主機通過同步串行接口將配置數(shù)據(jù)串行寫入FPGA芯片,其模式選擇信號M[2:0]=3’b111
  • 關(guān)鍵字: FPGA  賽靈思  

FPGA中的多時鐘域設計

  • FPGA中的多時鐘域設計-在一個SOC設計中,存在多個、獨立的時鐘,這已經(jīng)是一件很平常的事情了。大多數(shù)的SOC器件都具有很多個接口,各個接口標準都可能會使用完全不同的時鐘頻率。
  • 關(guān)鍵字: FPGA  多時鐘域  

組合運用多種智能I/O規(guī)劃工具能使引腳分配過程變輕松

  • 組合運用多種智能I/O規(guī)劃工具能使引腳分配過程變輕松-對于需要在PCB板上使用大規(guī)模FPGA器件的設計人員來說,I/O引腳分配是必須面對的眾多挑戰(zhàn)之一。
  • 關(guān)鍵字: 賽靈思  FPGA  

FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案

  • FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案-本文針對由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題,提出FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案。
  • 關(guān)鍵字: FPGA  串行通信  

FPGA與DSPs高速互聯(lián)的方案

  • FPGA與DSPs高速互聯(lián)的方案-DSP與FPGA高速的數(shù)據(jù)傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現(xiàn)場可編程邏輯門陣列) 設計 FIFO的接口電路,即可實現(xiàn)高速互聯(lián)。
  • 關(guān)鍵字: FPGA  DSPs  

FPGA設計中對輸入信號的處理

  • FPGA設計中對輸入信號的處理-一般來說,在全同步設計中,如果信號來自同一時鐘域,各模塊的輸入不需要寄存。只要滿足建立時間,保持時間的約束,可以保證在時鐘上升沿到來時,輸入信號已經(jīng)穩(wěn)定,可以采樣得到正確的值。
  • 關(guān)鍵字: FPGA  全同步設計  
共6384條 49/426 |‹ « 47 48 49 50 51 52 53 54 55 56 » ›|

fpga:quartusⅡ介紹

您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA:QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473