EEPW首頁(yè) >>
主題列表 >>
fpga-ask
fpga-ask 文章 進(jìn)入fpga-ask技術(shù)社區(qū)
基于圖像增強(qiáng)的去霧快速算法的FPGA實(shí)現(xiàn)
- 摘要:基于圖像增強(qiáng)方法,本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過(guò)調(diào)整室外多霧場(chǎng)景圖像的對(duì)比度,提高了霧中物體的辨識(shí)度。算法的復(fù)雜度低、處理延遲小,實(shí)時(shí)性高,利于FPGA的實(shí)現(xiàn)。實(shí)現(xiàn)時(shí)不需外
- 關(guān)鍵字: 圖像增強(qiáng) 實(shí)時(shí)去霧 FPGA 亮度映射
十年漫長(zhǎng)探索 硬件仿真技術(shù)終成主流
- 現(xiàn)在,無(wú)需再為堆積如山的驗(yàn)證報(bào)告一籌莫展了,要知道,硬件仿真已成為主流,這讓我們得以告別滿(mǎn)是灰塵的車(chē)間,將工作轉(zhuǎn)移到電腦桌面上。這一轉(zhuǎn)變并非一夜之間發(fā)生的,而更像是一段持續(xù)了十年的漫長(zhǎng)旅程 — 但
- 關(guān)鍵字: 硬件仿真 芯片設(shè)計(jì) FPGA 處理器
基于BF533和FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)實(shí)現(xiàn)
- 隨著軍事技術(shù)的高速發(fā)展,現(xiàn)代雷達(dá)系統(tǒng)面臨著嚴(yán)峻的挑戰(zhàn)。為適應(yīng)新形勢(shì),在現(xiàn)代數(shù)字信號(hào)處理技術(shù)和數(shù)字計(jì)算機(jī)高速發(fā)展的基礎(chǔ)上,計(jì)算機(jī)仿真技術(shù)得到廣泛應(yīng)用,這也促使雷達(dá)信號(hào)模擬技術(shù)快速發(fā)展。雷達(dá)信號(hào)模擬器是現(xiàn)
- 關(guān)鍵字: 雷達(dá)信號(hào)模擬器 DSP FPGA 數(shù)字頻率合成
多通道實(shí)時(shí)陣列信號(hào)處理系統(tǒng)的設(shè)計(jì)
- 摘要:以全數(shù)字化信號(hào)產(chǎn)生和數(shù)字波束形成處理為基礎(chǔ)的數(shù)字化陣列雷達(dá)已成為當(dāng)代相控陣?yán)走_(dá)技術(shù)發(fā)展的一個(gè)重要趨勢(shì),本文針對(duì)現(xiàn)代數(shù)字化陣列雷達(dá)對(duì)多通道數(shù)據(jù)采集和實(shí)時(shí)處理的需求,設(shè)計(jì)了一種基于FPGA的多通道實(shí)時(shí)陣
- 關(guān)鍵字: 陣列信號(hào) 多通道采集 FPGA 數(shù)字波束合成
FPGA組成、工作原理和開(kāi)發(fā)流程
- 1. FPGA概述FPGA是英文Field Programmable Gate Array的縮寫(xiě),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決
- 關(guān)鍵字: FPGA 工作原理 開(kāi)發(fā)流程
嵌入式系統(tǒng)的自適應(yīng)前照燈系統(tǒng)設(shè)計(jì)
- 摘要:為了改善駕駛員在夜間或能見(jiàn)度較低環(huán)境下的視野范圍,提高行駛的安全性,介紹了一種基于嵌入式系統(tǒng)的汽車(chē)自適應(yīng)前照燈系統(tǒng)的設(shè)計(jì)方案。此系統(tǒng)中的前照燈控制器采用FPGA來(lái)控制CAN總線(xiàn)控制器、數(shù)/模轉(zhuǎn)換器和全橋
- 關(guān)鍵字: 步進(jìn)電機(jī) FPGA MCP2510 LMD18245
基于Verilog的多路相干DDS信號(hào)源設(shè)計(jì)
- 摘要:傳統(tǒng)的多路同步信號(hào)源常采用單片機(jī)搭載多片專(zhuān)用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜,且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上,給出了用Verilog_HDL語(yǔ)言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)
- 關(guān)鍵字: DDS 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA) 相位累加器 Verilog_HDL
fpga-ask介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fpga-ask!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-ask的理解,并與今后在此搜索fpga-ask的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-ask的理解,并與今后在此搜索fpga-ask的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473