fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

基于EDA技術(shù)的FPGA設(shè)計(jì)

對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較，引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列（FPGA）電路，提出現(xiàn)場可編程門陣列（FPGA）是近年來迅速發(fā)展的大規(guī)模可編程專用集成電路（ASIC），在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路中越來越受到重視。介紹了這種電路的基本結(jié)構(gòu)、性能特點(diǎn)、應(yīng)用領(lǐng)域及使用中的注意事項(xiàng)。對(duì)基于EDA技術(shù)的FPGA進(jìn)行了展望。指出EDA技術(shù)將是未來電子產(chǎn)品設(shè)計(jì)技術(shù)發(fā)展的主要方向。
關(guān)鍵字：自動(dòng)化設(shè)計(jì) EDA FPGA

采用EDA或FPGA實(shí)現(xiàn)IP保護(hù)

提出一種結(jié)合電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation，簡稱EDA)軟件和FPGA的IP核保護(hù)機(jī)制。通過在EDA工具中加入保護(hù)機(jī)制防止設(shè)計(jì)者非授權(quán)使用IP核，在FPGA中加入保護(hù)機(jī)制防止設(shè)計(jì)被非法復(fù)制、竊取或篡改。
關(guān)鍵字： IP保護(hù) EDA FPGA

基于FPGA的H.264幀內(nèi)預(yù)測模塊設(shè)計(jì)

提出一種能實(shí)時(shí)處理的H.264/AVC幀內(nèi)預(yù)測硬件結(jié)構(gòu)。通過對(duì)H.264/AVC各個(gè)預(yù)測模式的分析，設(shè)計(jì)了一個(gè)通用運(yùn)算單元，提高了硬件資源的可重用性。采用4個(gè)并行運(yùn)算單元計(jì)算預(yù)測值，對(duì)運(yùn)算比較復(fù)雜的plane模式預(yù)處理，并設(shè)計(jì)模式預(yù)測器，加快了系統(tǒng)處理速度。硬件電路結(jié)構(gòu)已通過RTL級(jí)仿真及綜合，并在Altera公司的Cyclone II FPGA平臺(tái)上進(jìn)行了驗(yàn)證和測試。
關(guān)鍵字： H.264幀內(nèi)預(yù)測視頻解碼器 FPGA

基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì)

針對(duì)復(fù)雜算法中矩陣運(yùn)算量大,計(jì)算復(fù)雜,耗時(shí)多,制約算法在線計(jì)算性能的問題,從硬件實(shí)現(xiàn)角度,研究基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì),實(shí)現(xiàn)矩陣并行計(jì)算。首先根據(jù)矩陣運(yùn)算的算法分析,設(shè)計(jì)了矩陣并行計(jì)算的硬件實(shí)現(xiàn)結(jié)構(gòu),并在Modelsim中進(jìn)行功能模塊的仿真,然后將功能模塊集成一個(gè)自定制組件,并通過Avalon總線與NiosⅡ主處理器通信,作為硬件加速器。最后在FPGA芯片中構(gòu)建SoPC系統(tǒng),并在Altera DE3開發(fā)板中進(jìn)行矩陣實(shí)時(shí)計(jì)算測試。測試結(jié)果驗(yàn)證了基于FPGA/Nios-Ⅱ矩陣運(yùn)算硬件
關(guān)鍵字：硬件加速器矩陣運(yùn)算 FPGA

TD-LTE綜合測試儀表關(guān)鍵模塊的研究與實(shí)現(xiàn)

在對(duì)OFDM調(diào)制以及FPGA、DSP、中頻接口進(jìn)行深入研究的基礎(chǔ)上，提出了一種TD-LTE系統(tǒng)中下行鏈路基帶信號(hào)發(fā)送的實(shí)現(xiàn)方案，在系統(tǒng)的設(shè)計(jì)思路和硬件資源上進(jìn)行了優(yōu)化。在實(shí)際的硬件環(huán)境下，通過大量測試，驗(yàn)證了該方案的可行性和有效性。
關(guān)鍵字： TD-LTE 基帶信號(hào)發(fā)送 FPGA

基于FPGA的腦機(jī)接口實(shí)時(shí)系統(tǒng)

給出了以FPGA為核心，實(shí)現(xiàn)基于瞬態(tài)視覺誘發(fā)電位的腦機(jī)接口實(shí)時(shí)系統(tǒng)的方案。該方案包括腦電采集電路、基于FPGA的VGA視覺刺激器和FPGA開發(fā)板三部分。用FPGA取代計(jì)算機(jī)，作為腦機(jī)接口的控制和信息處理器。利用VHDL編程，在FPGA中實(shí)時(shí)處理采集的腦電信號(hào)，提取并識(shí)別瞬態(tài)視覺誘發(fā)電位信號(hào)，轉(zhuǎn)換為控制命令，反饋給視覺刺激器。實(shí)驗(yàn)結(jié)果表明，本方案可以有效地實(shí)現(xiàn)腦機(jī)接口實(shí)時(shí)系統(tǒng)，并達(dá)到較高的正確率和通信速度。
關(guān)鍵字：腦機(jī)接口 VGA視覺刺激器 FPGA

基于FPGA具有自適應(yīng)功能的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

為了滿足工業(yè)上數(shù)據(jù)采集的自適應(yīng)需要,本文采用FPGA設(shè)計(jì)實(shí)現(xiàn)了高速數(shù)據(jù)采集,整個(gè)系統(tǒng)分為高速數(shù)據(jù)采集模塊、數(shù)據(jù)緩沖模塊、數(shù)據(jù)存儲(chǔ)模塊。其中數(shù)據(jù)采集模塊對(duì)濾波放大后的輸入信號(hào)進(jìn)行采樣,采樣率可調(diào);數(shù)據(jù)緩沖模塊負(fù)責(zé)對(duì)采樣得到的數(shù)據(jù)進(jìn)行緩存:數(shù)據(jù)存儲(chǔ)模塊負(fù)責(zé)將緩存后的數(shù)據(jù)傳輸至存儲(chǔ)器進(jìn)行存儲(chǔ)。使用Quartus Ⅱ仿真工具對(duì)各子模塊功能進(jìn)行了時(shí)序仿真,最后介紹了本設(shè)計(jì)中制作的兩塊電路板并加以調(diào)試,測試結(jié)果表明本設(shè)計(jì)滿足系統(tǒng)指標(biāo)。
關(guān)鍵字：自適應(yīng) 程控放大器 FPGA

基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)的設(shè)計(jì)

目前,在PCM／FM遙測體系中模擬信號(hào)采集普遍采用8位量化,全部模擬信號(hào)均歸一化到O～5 V范圍內(nèi),隨著需要采集的模擬信號(hào)的類型多樣化,勢必增加信號(hào)調(diào)理電路的多樣性,不利于系統(tǒng)的簡化和模塊化。在量化位數(shù)一定的系統(tǒng)中,被衰減處理的信號(hào)中實(shí)際量化誤差等于N倍(N是信號(hào)被衰減的倍數(shù))的最小量化誤差,因此合理的信號(hào)調(diào)理電路和A／D取值是保證量化精度的關(guān)鍵。本文提供的方式有效地解決了這個(gè)問題,既簡化了前端信號(hào)調(diào)理電路的復(fù)雜度,又充分利用了A／D轉(zhuǎn)換器的輸入電壓動(dòng)態(tài)范圍和量化位數(shù)優(yōu)勢,實(shí)現(xiàn)了對(duì)多路模擬信號(hào)的自適應(yīng)采集
關(guān)鍵字：數(shù)據(jù)采集信號(hào)調(diào)理 FPGA

基于FPGA的數(shù)據(jù)域邊界掃描測試向量發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種基于FPGA的邊界掃描測試向量發(fā)生器，該發(fā)生器可以為邊界掃描故障診斷系統(tǒng)提供測試向量，并可計(jì)算測試向量的故障覆蓋率。與以往通過軟件提供測試向量的方法相比，該設(shè)計(jì)在速度和效率上有了較大提高。
關(guān)鍵字：邊界掃描測試向量故障診斷 FPGA

基于FPGA和DSP的微型慣導(dǎo)系統(tǒng)

慣導(dǎo)系統(tǒng)的硬件組成直接影響到系統(tǒng)的體積和解算速度,構(gòu)建合理的硬件系統(tǒng)直接關(guān)系到慣導(dǎo)系統(tǒng)的精度指標(biāo)。針對(duì)某小型慣導(dǎo)系統(tǒng)對(duì)體積和解算精度的特殊要求,解決已有微型慣導(dǎo)系統(tǒng)的方案缺陷,提出一種工程實(shí)用強(qiáng)的慣導(dǎo)系統(tǒng)。該系統(tǒng)用FPGA作為采集控制慣性傳感器的核心芯片,設(shè)計(jì)了并行采集方案,32位浮點(diǎn)型高速DSP實(shí)現(xiàn)慣導(dǎo)解算。經(jīng)過轉(zhuǎn)臺(tái)測試與外場試驗(yàn)表明:系統(tǒng)具有抗干擾能力強(qiáng)、實(shí)時(shí)響應(yīng)迅速、慣性單元標(biāo)定簡便、易實(shí)現(xiàn)等優(yōu)點(diǎn),系統(tǒng)指標(biāo)完全滿足原設(shè)計(jì)要求。
關(guān)鍵字：慣導(dǎo)系統(tǒng) 慣性傳感器 FPGA

基于FPGA的精跟蹤系統(tǒng)

主要研究空間激光通信系統(tǒng)中精跟蹤技術(shù),根據(jù)精跟蹤系統(tǒng)的組成原理與工作原理,設(shè)計(jì)了一種輕小型化、智能化精跟蹤系統(tǒng),該系統(tǒng)以FPGA作為核心器件,完成光斑圖像采集、圖像濾波、光斑位置計(jì)算、數(shù)字控制補(bǔ)償函數(shù)及脫靶量的實(shí)時(shí)輸出等功能。同時(shí)系統(tǒng)可根據(jù)外部環(huán)境變化,自動(dòng)調(diào)整相機(jī)閾值、開窗口位置、積分時(shí)間。搭建試驗(yàn)系統(tǒng)完成精跟蹤實(shí)驗(yàn),實(shí)驗(yàn)表明系統(tǒng)可實(shí)現(xiàn)脫靶量實(shí)時(shí)輸出3 000 Hz以上,符合精跟蹤控制系統(tǒng)技術(shù)指標(biāo)要求。系統(tǒng)在像元分辨力為3μrad的情況下,實(shí)時(shí)跟蹤均方根值為1.17μrad,滿足空間激光通信對(duì)精跟蹤的要
關(guān)鍵字：空間激光通信精跟蹤技術(shù) FPGA

基于FPGA的紅外序列圖像動(dòng)態(tài)壓縮顯示

高位寬紅外相機(jī)數(shù)字視頻信號(hào)在向8位寬模擬信號(hào)線性壓縮顯示轉(zhuǎn)換時(shí)存在細(xì)節(jié)丟失的現(xiàn)象。針對(duì)這一問題,提出了一種新算法,即先利用高斯濾波器對(duì)紅外數(shù)字圖像進(jìn)行低通濾波,然后將低頻圖像進(jìn)行線性壓縮后再進(jìn)行直方圖均衡運(yùn)算,之后與濾波產(chǎn)生的高頻細(xì)節(jié)信號(hào)進(jìn)行疊加后送到D/A芯片進(jìn)行模擬顯示。詳細(xì)討論了該算法在FPGA嵌入式系統(tǒng)上的具體硬件結(jié)構(gòu)和實(shí)現(xiàn)方法,并對(duì)12位相機(jī)采集的圖像進(jìn)行了實(shí)時(shí)壓縮顯示實(shí)驗(yàn)。
關(guān)鍵字：圖像高頻噪聲實(shí)時(shí)壓縮 FPGA

基于XC2S600E的MJPEG編碼器研究與實(shí)現(xiàn)

以JPEG基本壓縮原理為根據(jù),通過前端圖像采集芯片SAA7111輸出標(biāo)準(zhǔn)的4∶2∶2格式的圖像流,再在Xilinx公司的XC2S600E(FPGA)芯片下壓縮,獲得了良好效果,壓縮比達(dá)到10∶1.
關(guān)鍵字： JPEG 前端圖像采集 FPGA

基于FPGA的網(wǎng)絡(luò)化HID電子鎮(zhèn)流器控制芯片的研究

本文利用FPGA作為平臺(tái),設(shè)計(jì)了包括DALI通訊協(xié)議棧和數(shù)字化的恒功率PI控制模塊的HID控制芯片。本文首先利用理論分析和仿真設(shè)計(jì)給出了通訊協(xié)議與PI控制器的計(jì)算機(jī)仿真設(shè)計(jì)與驗(yàn)證,分析了系統(tǒng)的工作性能,在此基礎(chǔ)上設(shè)計(jì)出了基于FPGA硬件平臺(tái)的DALI的通訊協(xié)議棧,為網(wǎng)絡(luò)化鎮(zhèn)流器的設(shè)計(jì)提供了完備的通訊接口和可供用戶直接調(diào)用的通訊協(xié)議編解碼平臺(tái),設(shè)計(jì)出了可實(shí)現(xiàn)全橋HID燈恒流、恒功率逆變功能的數(shù)字PI控制模塊,通過實(shí)驗(yàn)驗(yàn)證,該控制芯片的功能齊全,恒流、恒功率控制精度高、響應(yīng)快,且控制策略更加靈活和準(zhǔn)確可靠,
關(guān)鍵字： DALI通訊協(xié)議棧 HID控制 FPGA

基于FPGA的ATM采集卡的設(shè)計(jì)與實(shí)現(xiàn)

4口155M異步傳送模式(asynchronous transfer mode,ATM)業(yè)務(wù)采集卡實(shí)現(xiàn)對(duì)4個(gè)155 M ATM overSDH/SONET接口的數(shù)據(jù)采集,基于大容量FPGA(field programmable gate array)實(shí)現(xiàn)AAL2/AAL5的線速信元重組,重組后生成的AAL2SSSAR-SDU/AAL5 CPCS-SDU加上時(shí)間戳、ATM通道標(biāo)識(shí)后,封裝成以太網(wǎng)報(bào)文,通過采集輸出口輸出給信令協(xié)議分析服務(wù)器,可實(shí)現(xiàn)對(duì)Iu-CS、Iu-PS接口的信令監(jiān)測,同時(shí)支持cell m
關(guān)鍵字： ATM 異步傳送模式 FPGA