fpga-nios 文章進入fpga-nios技術(shù)社區(qū)

FPGA與DS18B20型溫度傳感器通信的實現(xiàn)

DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測溫分辨率可達0.0625℃，被測溫度用符號擴展的16位數(shù)字量方式串行輸出。一線式(1-WIRE)串行總線是利用1條信號線就可以與總線上若干器件進行通信。具體應(yīng)用中可以利用微處理器的I/O端口對DS18B20直接進行通信，也可以通過現(xiàn)場可編程門陣列(FPGA)等可編程邏輯器件(PLD)實現(xiàn)對1-WIRE器件的通信。
關(guān)鍵字： DS18B20 FPGA 傳感器單片機嵌入式系統(tǒng)

基于ADSP-BF537的視頻SOC驗證方案

本文介紹一種利用嵌入Blackfin處理器的ADSP-BF537作為處理器進行SoC的FPGA實時驗證的方案及其總線接口轉(zhuǎn)換...
關(guān)鍵字：嵌入式 FPGA 功耗

基于IP核的FPGA設(shè)計方法

前　言幾年前設(shè)計專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現(xiàn), 系統(tǒng)制造公司的設(shè)計人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL I) , 或稱片上系統(tǒng)(System on a ch ip ) , 但ASIC 設(shè)計能力跟不上制造能力的矛盾也日益突出。現(xiàn)在設(shè)計人員已不必全部用邏輯門去設(shè)計ASIC, 類似于用集成電路( IC) 芯片在印制板上的設(shè)計,ASIC 設(shè)計人員可以應(yīng)用等
關(guān)鍵字： ASIC CPLD FPGA IP 單片機嵌入式系統(tǒng)

基于FPGA的MPEG-4編解碼器

您是否曾想在您的 FPGA 設(shè)計中使用先進的視頻壓縮技術(shù)，卻發(fā)現(xiàn)實現(xiàn)起來太過復(fù)雜？現(xiàn)在您無需成為一名視頻專家就能在您的系統(tǒng)中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。
關(guān)鍵字： FPGA MPEG 編解碼器

基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實現(xiàn)

1 并行流水結(jié)構(gòu)FIR的原理在用FPGA或?qū)Ｓ眉呻娐穼崿F(xiàn)數(shù)字信號處理算法時，計算速度和芯片面積是兩個相互制約的主要問題。實際應(yīng)用FIR濾波器時，要獲得良好的濾波效果，濾波器的階數(shù)可能會顯著增加，有時可能會多達幾百階。因此，有必要在性能和實現(xiàn)復(fù)雜性之間做出選擇，也就是選擇不同的濾波器實現(xiàn)結(jié)構(gòu)。這里運用并行流水線結(jié)構(gòu)來實現(xiàn)速度和硬件面積之間的互換和折衷。在關(guān)鍵路徑插入寄存器的流水線結(jié)構(gòu)是提高系統(tǒng)吞吐率的一項強大的實現(xiàn)技術(shù)，并且不需要大量重復(fù)設(shè)置硬件。流水線的類型主要分為兩種：算術(shù)流水線和指令流水線
關(guān)鍵字： FIR濾波器 FPGA 并行流水線單片機可重配嵌入式系統(tǒng)

FPGA設(shè)計的驗證技術(shù)及應(yīng)用原則

FPGA設(shè)計和驗證工程師當(dāng)今面臨的最大挑戰(zhàn)之一是時間和資源制約。隨著FPGA在速度、密度和復(fù)雜性方面的增加，完成一個完整時序驗證對人力和計算機處理器、存儲器提出了更多更高的要求。　　隨著FPGA器件體積和復(fù)雜性的不斷增加，設(shè)計工程師越來越需要有效的驗證方。時序仿真可以是一種能發(fā)現(xiàn)最多問題的驗證方法，但對許多設(shè)計來說，它常常是最困難和費時的方法之一。過去，采用標(biāo)準(zhǔn)臺式計算機的時序仿真是以小時或分鐘計算的，但現(xiàn)在對某些項目來說，在要求采用高性能64位服務(wù)器的情況下，其測試時間卻要幾天甚至幾周。這樣，這種
關(guān)鍵字： FPGA 驗證

基于ARM的FPGA加載配置實現(xiàn)

引言基于SRAM工藝FPGA在每次上電后需要進行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計要求配置速度高、容量大、以及遠(yuǎn)程升級時，這種方法就顯得很不實際也不方便。本文介紹了通過ＡＲＭ對可編程器件進行配置的的設(shè)計和實現(xiàn)。 1 配置原理與方式 1.1 配置原理在FPGA正常工作時，配置數(shù)據(jù)存儲在SRAM單元中，這個SRAM單元也被稱為配置存儲（Configuration RAM）。由于SRAM是易失性的存
關(guān)鍵字： ARM FPGA 單片機配置嵌入式系統(tǒng)

基于SYSTEM C的FPGA設(shè)計方法

一、概述隨著VLSI的集成度越來越高，設(shè)計也越趨復(fù)雜。一個系統(tǒng)的設(shè)計往往不僅需要硬件設(shè)計人員的參與，也需要有軟件設(shè)計人員的參與。軟件設(shè)計人員與硬件設(shè)計人員之間的相互協(xié)調(diào)就變的格外重要，它直接關(guān)系到工作的效率以及整個系統(tǒng)設(shè)計的成敗。傳統(tǒng)的設(shè)計方法沒有使軟件設(shè)計工作與硬件設(shè)計工作協(xié)調(diào)一致，而是將兩者的工作割裂開來。軟件算法的設(shè)計人員在系統(tǒng)設(shè)計后期不能為硬件設(shè)計人員的設(shè)計提供任何的幫助。同時現(xiàn)在有些大規(guī)模集成電路設(shè)計中往往帶有DSP Core或其它CPU Core。這些都使得單
關(guān)鍵字： C FPGA SYSTEM 單片機嵌入式系統(tǒng)

基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計

介紹了一種基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計方案，以高性能數(shù)字信號處理器ADSP—BF535作為核心，結(jié)合現(xiàn)場可編程門陣列FPGA，實現(xiàn)了實時數(shù)字圖像處理。　　小波分析是近年迅速發(fā)展起來的新興學(xué)科，與Fourier分析和Gabor變換相比，小波變換是時間(空間)頻率的局部化分析，它通過伸縮平移運算對信號逐步進行多尺度細(xì)化，最終達到高頻處時間細(xì)分和低頻處頻率細(xì)分，能自動適應(yīng)時頻信號分析的要求，從而可聚焦到信號的任意細(xì)節(jié)．解決了Fourier分
關(guān)鍵字： DSP FPGA 小波圖像處理

FPGA在智能儀表中的應(yīng)用

隨著微電子技術(shù)的發(fā)展，采用現(xiàn)場可編程門陣列(FPGA)進行數(shù)字信號處理得到了飛速發(fā)展。由于FPGA具有現(xiàn)場可編程的特點，可以實現(xiàn)專用集成電路，因此越來越受到硬件電路設(shè)計工程師們的青睞。目前，在自動化監(jiān)測與控制儀器和裝置中，大多以8位或16位MCU為核心部件。然而伴隨著生產(chǎn)技術(shù)的進步和發(fā)展，對監(jiān)測與控制的要求也在不斷提高，面對日益復(fù)雜的監(jiān)測對象和控制算法，傳統(tǒng)的MCU往往不堪重負(fù)。把FPGA運用到這些儀表和設(shè)備中，可以減少這些儀器、設(shè)備的開發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積。在低阻值
關(guān)鍵字： FPGA) 測量測試單片機嵌入式系統(tǒng) 智能儀表

FPGA在衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器設(shè)計中的應(yīng)用

1 引言由于數(shù)字電視能提供更清晰的圖像、更逼真的聲音、更大的屏幕，以及數(shù)字化傳輸方式所特有的高效數(shù)據(jù)傳輸率，可以在有限的傳輸頻帶內(nèi)傳送更多的電視節(jié)目，正成為數(shù)字化視聽技術(shù)發(fā)展的一個新方向。作為數(shù)字電視前端設(shè)備中的衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器，簡稱為碼流機，其主要功能就是接收頻率為950～2 150 MHz的國內(nèi)外數(shù)字衛(wèi)星節(jié)目信號進行QPSK解調(diào)，并轉(zhuǎn)換成ASI格式的MPEG-2傳輸流，輸出給TS流復(fù)用器、QAM調(diào)制器等前端設(shè)備處理后發(fā)射到數(shù)字電視終端用戶，即相當(dāng)于有線電視臺轉(zhuǎn)播節(jié)目的信號源；同時他還輸出
關(guān)鍵字： FPGA 單片機電視碼流嵌入式系統(tǒng) 衛(wèi)星轉(zhuǎn)發(fā)器

Altera宣布基于FPGA的加速器支持Intel前端總線

　　Altera公司宣布，XtremeData在其XD2000i可插入式FPGA協(xié)處理器模塊中選用了高性能Stratix® III FPGA，該模塊支持Intel的前端總線(FSB)?；贗ntel Xeon處理器的服務(wù)器采用這一高性能計算方案后，能夠進一步增強處理能力。該模塊可直接插入雙插槽或者四插槽服務(wù)器的處理插槽中。與單個處理器相比，其加速性能提高了10倍到100倍，同時降低了系統(tǒng)總功耗。　　XtremeData公司CEO Ravi Chandran評論說：“在高性能計算市場應(yīng)用中，St
關(guān)鍵字： Altera FPGA Intel 單片機加速器前端總線嵌入式系統(tǒng)

利用Altera增強型配置片實現(xiàn)FPGA動態(tài)配置

1. 引言在當(dāng)今復(fù)雜數(shù)字電路設(shè)計中，大多采用以"嵌入式微控制器+FPGA"為核心的體系結(jié)構(gòu)此體系結(jié)構(gòu)中FPGA配置效率和靈活性的差異影響了產(chǎn)品的開周期和產(chǎn)品升級的易施性。傳統(tǒng)的FPGA配置方案(例如調(diào)試階段的專用下載電纜方式。成品階段的專用配置片方式)在成本、效率、靈活性方面都存在著明顯不足。針對這樣的實際問題，基于嵌入式微控制器與FPGA廣泛共存于復(fù)雜數(shù)字系統(tǒng)的背景，借鑒軟件無線電"一機多能"的思想，提出了一種對現(xiàn)有傳統(tǒng)FPGA配置方案硬件電路稍做調(diào)整并增加部分軟件功能。即可實現(xiàn)FPGA動態(tài)配置的方
關(guān)鍵字： Altera FPGA 單片機配置嵌入式系統(tǒng)

JPEG2000中嵌入式塊編碼的FPGA設(shè)計

隨著多媒體市場的迅猛發(fā)展，百萬像素的數(shù)碼相機、各種功能強大的彩屏手機等數(shù)字消費產(chǎn)品逐漸普及。這些多媒體應(yīng)用均需要處理高質(zhì)量、高分辨率的大圖像，這對存儲介質(zhì)的容量和傳輸信道的帶寬都提出了新要求。圖像壓縮的國際標(biāo)準(zhǔn)JPEG已不能滿足這些新的要求，而且它在低碼率時還存在著方塊效率。因此，從1997年開始，JPEG委員會就致力于開發(fā)新的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000,并在2000年8月形成了最終經(jīng)濟核草案，在2000年12月使其成為了國標(biāo)標(biāo)準(zhǔn)。 JPEG2000相比JPE
關(guān)鍵字： FPGA JPEG2000 單片機嵌入式系統(tǒng)

賽靈思在中國IDF上展示全球性能最高的FPGA 加速模塊

　　賽靈思公司今天宣布將在本周舉辦的中國英特爾信息技術(shù)峰會（ Intel Developer Forum China）上展示全球性能最高的FPGA加速模塊。賽靈思計算加速平臺（ACP）采用基于FPGA的加速模塊滿足Intel基于FPGA的前端總線(FSB) 的要求并且展示了完全支持FSB的可插入Intel Xeon CPU插槽的Virtex-5 FPGA 模塊。　　賽靈思將展示通過Intel FSB總線在系統(tǒng)存儲器和最新的65nm Virtex&n
關(guān)鍵字： FPGA IDF 單片機嵌入式系統(tǒng) 賽靈思模塊